

BR93C46

1Kビット CMOS 5V シリアル EEPROM


64×16 Bit 5V EEPROM

T-46-13-27

BR93C46 は、1024 ビットで CMOS の電氣的に消去、書き込みが可能なシリアルメモリ (EEPROM) です。メモリ構成は、64 レジスタ×16 ビットとなっており、個別にアクセスし、読出し、書き込みを行うことができます。動作コントロールは、7 種類 (うち 1 種はテストモード) の 9 ビット命令で行われます。この命令は、CS 端子と SK 端子のコントロールにより、DI 端子より入力されます。また、書き込み/消去命令時には、DO 端子は READY/BUSY 表示の役目をします。パッケージは、DIP8pin (BR93C46) 及び MF8pin (BR93C46F) を用意しています。

BR93C46 is a 1024 bit CMOS serial memory (EEPROM) erasable and writable electrically.

●外形寸法図/Dimensions (Unit : mm)



●特長

- 1) 64ワード×16ビット構成のCMOS シリアル EEPROM
- 2) 5V 単一電源動作
- 3) NMOS EEPROM と互換性がある
- 4) 低消費電流である
 - ・動作時 3mA (Max.)
 - ・待機時 (CS = V_{IL}時) 1mA (Max.)
 - ・待機時 (CS = V_{IL}, 無入力時) 100 μA (Max.)
- 5) DIP 8pin (MF 8pin) と小型パッケージである
- 6) 10,000 回の書換えができる
- 7) 書き込みサイクル自動タイムアウト機能
- 8) READY/BUSY 状態表示機能
- 9) 書き込み保護機能

●用途

警報装置、電子ロック、端末装置、カード、BS チューナ、ロボット、計器類、電話機、チューナ、FAX、電子楽器、デジタル EEPROM スイッチ、自動販売機、カメラ、カーステレオ、プリンタ、VTR、無線機、モデム、シーケンサ

●Features

- 1) CMOS serial EEPROM of 64 words×16 bits composition
- 2) Operated with a 5 V SUM battery
- 3) Compatible with NMOS EEPROM
- 4) Low-current consumption
 - ・ During operation 3 mA (Max)
 - ・ In backup (upon CS=V_{IL}) 1 mA (Max)
 - ・ In backup (CS=V_{IL}, no input) 100 μA (Max)
- 5) Package as small as DIP 8 pins (MF 8 pins)
- 6) 10,000 cycles of rewriting are operable.
- 7) Writing cycle automatic time-out function
- 8) READY / BUSY status indication function
- 9) Write protection function

●Applications

Alarm devices, Electronic locks, Terminal devices, Cards, BS tuners, Robots, Instruments, Telephonesets, tuners, FAX, Electronic instruments, Digital EEPROM switches, Vending machines, Cameras, Car stereos, Printers, VTR, Wireless devices, Modems, Sequencers

● 絶対最大定格/Absolute Maximum Ratings (Ta = 25°C)

T-46-13-27

Parameter	Symbol	Limits	Unit
電源電圧	V _{DD}	6.0	V
許容損失	BR93C46	P _d	500
	BR93C46F	P _d	350
動作温度範囲	T _{opr}	0 ~ 70	°C
保存温度範囲	T _{stg}	- 65 ~ 125	°C

● 推奨動作条件/Recommended Operating Conditions (Ta = 25°C)

Parameter	Symbol	Min.	Typ.	Max.	Unit
電源電圧	V _{DD}	4.5	5	5.5	V

● 命令モード

BR93C46 には右の 7 つの命令があります。最も重要なビットは最初の "1" で、インタフェースシーケンスの開始ビットとして見えています。次の 8 ビットは、オペコードと 64 個の 16 ビットレジスタに対する 6 ビットアドレスになります。

命 令	開 始 ビット	オ ペ コード	ア ドレ ス	デ ー タ	備 考
読出し (READ)	0 1	1 0	A ₅ A ₄ A ₃ A ₂ A ₁ A ₀	—	リードアドレス A ₅ ~ A ₀
書き込み (WRITE)	0 1	0 1	A ₅ A ₄ A ₃ A ₂ A ₁ A ₀	D ₁₅ D ₁₄ ... D ₁ D ₀	プログラムアドレス A ₅ ~ A ₀
消去 (ERASE)	0 1	1 1	A ₅ A ₄ A ₃ A ₂ A ₁ A ₀	—	消去アドレス A ₅ ~ A ₀
消去/書き込み可能 (EWEN)	0 1	0 0	1 1 * * * *	—	プログラム可能
消去/書き込み禁止 (EWDS)	0 1	0 0	0 0 * * * *	—	プログラム禁止
チップ消去 (ERAL)	0 1	0 0	1 0 * * * *	—	全アドレス消去
プログラム全アドレス (WRAL)	0 1	0 0	0 1 * * * *	D ₁₅ D ₁₄ ... D ₁ D ₀	テストモード

● 電気的特性/Electrical Characteristics (Unless otherwise noted, Ta = 0 ~ 70°C, V_{CC} = 5V ± 10%)

Parameter	Symbol	Min.	Typ.	Max.	Unit	Conditions
ローレベル入力電圧	V _{IL}	—	—	0.8	V	—
ハイレベル入力電圧	V _{IH}	2.0	—	—	V	—
ローレベル出力電圧	V _{OL}	—	—	0.4	V	I _{OL} = 2.1mA
ハイレベル出力電圧	V _{OH}	2.2	—	—	V	I _{OH} = - 0.4mA
入力リーク電流	I _{LI}	—	—	10	μA	V _{IN} = 5.5V
出力リーク電流	I _{LO}	—	—	10	μA	V _{OUT} = 5.5V, CS = 0, V _{CC} ≥ 5.5V
消費電流(動作時, TTL/CMOS 入力)	I _{CC}	—	—	3	mA	V _{CC} = 5.5V, CS = SK = V _{th} , DO = OPEN, f = 250kHz
スタンバイ電流	I _{SB1}	—	—	1	mA	V _{CC} = 5.5V, CS = V _{IL} , DO = OPEN
スタンバイ電流	I _{SB2}	—	—	100	μA	V _{CC} = 5.5V, CS = V _{IL} , DO = OPEN, Inputs = V _{CC} or GND
SK 周波数	f _{SK}	—	—	250	kHz	—


メモリ

EEPROM


●端子接続図 (Top View)

T-46-13-27

BR93C46



●ブロックダイアグラム/Block Diagram



●動作タイミング特性

Parameter	Symbol	Min.	Typ.	Max.	Unit	Conditions
SKの立ち上りに対するCSのセットアップ時間	t _{CSS}	200	—	—	ns	—
SKの立ち下りに対するCSのホールド時間	t _{CSH}	0	—	—	ns	—
データセットアップ時間 (書込み時)	t _{DIS}	400	—	—	ns	—
データホールド時間 (書込み時)	t _{DIH}	400	—	—	ns	—
SKの立ち上りに対するDOの立ち上りの遅延時間	t _{PD0}	—	—	2	μs	C _L = 100pH, V _{OL} = 0.8V, V _{OH} = 2.0V, V _{IL} = 0.45V, V _{IH} = 2.4V
SKの立ち上りに対するDOの立ち下りの遅延時間	t _{PD1}	—	—	2	μs	C _L = 100pH, V _{OL} = 0.8V, V _{OH} = 2.0V, V _{IL} = 0.45V, V _{IH} = 2.4V
セルフタイム式プログラミングサイクル	t _{E/W}	—	—	10	ms	—
CSの最短 "L" 時間	t _{CS}	1	—	—	μs	—
CSの立ち上りから READY/BUSY 表示が有効になるまでの時間	t _{sv}	—	—	1	μs	C _L = 100pF
CSの立ち下りから DO がハイインピーダンスになるまでの時間	t _{OH} , t _{IH}	—	—	400	ns	—

● タイミングチャート/Timing Chart

T-46-13-27




Fig.1 同期データ入出力タイミング




Fig.2 リードサイクル




Fig.3 ライトサイクル




Fig.4 消去／書込み可能及び禁止




Fig.5 消去サイクル

メモリ



EEPROM

T-46-13-27




Fig.6 チップ消去サイクル




Fig.7 全アドレスプログラムサイクル