

SANYO**三洋半導体ニュース**

No. 4642A

12094

半導体ニュースNo.4642とさしかえてください。

LC7870E, LC7870NE — CMOS LSI
CDグラフィックス用デコーダ

LC7870E, 7870NE は、コンパクトディスクグラフィックス (CD-G) デコーダに必要な、信号処理を1チップにまとめたCMOS LSIである。CDP用DSP LC7860KAあるいはLC7867E, LC7868E, LC7869E, LC78681Eから出力されるサブコードR~Wの信号を受け、デインターリーブ、誤り検出訂正、グラフィックインストラクション処理、および画像処理を行う。


- 機能**
- ・LC7870E, 7870NE と外付RAM (64K×4)の2チップでCD-Gデコーダを構成することができる (RGBエンコーダ内蔵)。
 - ・CDサブコードR~W同期信号の内挿、保護、およびR~W信号のデインターリーブ、誤り信号の検出訂正を行う。
 - ・NTSC用、PAL用、2系統のクリスタル・オシレータを有しており、コントロール端子で切り換えが容易に行える。NTSC用は14.31818MHz、PAL用は17.734476MHzの水晶振動子を接続することにより標準クロックの発生をはじめ内部に必要な各種タイミングを発生する。
 - ・CDグラフィックスのインストラクション処理、描画処理を行い画像表示をコントロールする。
 - ・コンポジットビデオ用8ビットDA変換出力と、“Define-Transparency”用6ビットDA変換出力を有する。
 - ・スーパーインポーズ対応。
 - ・マイコンとのインターフェース機能を有しており、セットのグレードアップ化が可能。
 - ・チャンネルセレクトが外部端子で設定可能。
 - ・RGB用6ビットDAC内蔵。
 - ・LC7870EをLC7870NEとの違いは、B.G.C → VRAMの移行条件のみである。
LC7870Eは、Present Memory インストラクションでVRAMに切り換わり、LC7870NEは、Load CLUTインストラクションでVRAMに切り換わる。

- 特長**
- ・2チップでCD-Gデコーダが可能 (コントローラ不要)
 - ・シリコンゲート CMOS 構造 (低消費電力) 外形図 3151 (unit: mm)
 - ・5V単一電源

■この資料の情報(掲載回路および回路定数を含む)は一例を示すもので、量産セットとしての設計を保証するものではありません。また、この資料は正確かつ信頼すべきものであると確信しておりますが、その使用にあたって第三者の工業所有権その他の権利の実施に対する保証を行うものではありません。

■本書記載製品が、外国為替および外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸出する際に同法に基づく輸出許可が必要です。

■本書記載の製品は、生命維持装置等、直接人命にかかわるような、極めて高度の信頼性を要する用途に対応する仕様にはなっておりません。その様な場合は、あらかじめ当社販売窓口までご相談ください。



SANYO : OIP100E


45415

※これらの仕様は、改良などのため変更することがあります。


〒370-05 群馬県大泉町坂田一丁目1番1号

三洋電機株式会社 半導体事業本部

ブロック図



ピン配置図



Top View

絶対最大定格/ $T_a=25^{\circ}\text{C}$, $V_{SS}=0\text{V}$

			unit
最大電源電圧	$V_{DD\text{max}}$	$V_{SS}-0.3\sim+7.0$	V
最大入力電圧	$V_{IH\text{max}}$	$V_{SS}-0.3\sim V_{DD}+0.3$	V
最大出力電圧	$V_{OUT\text{max}}$	$V_{SS}-0.3\sim V_{DD}+0.3$	V
許容消費電力	$P_{d\text{max}}$	500	mW
動作周囲温度	T_{opg}	$-30\sim+85$	$^{\circ}\text{C}$
保存周囲温度	T_{stg}	$-40\sim+125$	$^{\circ}\text{C}$

許容動作範囲/ $T_a=25^{\circ}\text{C}$, $V_{SS}=0\text{V}$

			min	typ	max	unit
電源電圧	V_{DD}	$V_{DD1}, V_{DD2}, V_{DD3}$	4.5		5.5	V
入力「H」レベル電圧	$V_{IH(1)}$	$\overline{\text{RESET}}$	$0.7V_{DD}$		V_{DD}	V
	$V_{IH(2)}$	[SFSY, PW, SBSY, MUTE, TEST, TEST1, TEST2, SON, M1/M2, N/P1, N/P2, PALID, HRESET, VRESET, 1DB0~3, 2DB0~3]	2.2		V_{DD}	V
	$V_{IH(3)}$	CH0~15, DEN, CL, CE, DI	$0.8V_{DD}$		V_{DD}	V
	$V_{IH(4)}$	S	$0.9V_{DD}$		V_{DD}	V
入力「L」レベル電圧	$V_{IL(1)}$	$\overline{\text{RESET}}$	V_{SS}		$0.3V_{DD}$	V
	$V_{IL(2)}$	[SFSY, PW, SBSY, MUTE, TEST, TEST1, TEST2, SON, M1/M2, N/P1, N/P2, PALID, HRESET, VRESET, 1DB0~3, 2DB0~3]	V_{SS}		0.8	V
	$V_{IL(3)}$	CH0~15, DEN, CL, CE, DI	V_{SS}		$0.2V_{DD}$	V
	$V_{IL(4)}$	S	V_{SS}		$0.1V_{DD}$	V
入力「M」レベル電圧	V_{IM}	S	$0.37V_{DD}$		$0.43V_{DD}$	V
データセットアップ時間	t_{DS}	DI, CL: 図1	200			ns
データ保持時間	t_{DH}	DI, CL: 図1	200			ns
「H」レベルクロックパルス幅	$t_{w\phi H}$	CL: 図1	400			ns
「L」レベルクロックパルス幅	$t_{w\phi L}$	CL: 図1	400			ns
入力周波数	$f_{in(1)}$	XIN1		14.31818		MHz
	$f_{in(2)}$	XIN2		17.734476		MHz
		4FSC2: NTSC時		14.31818		MHz
		PAL時		17.734476		MHz
		FSCIN: NTSC時		3.58		MHz
		PAL時		7.09		MHz
CEウエイト時間	t_{CP}	CE, CL: 図1	400			ns
CEセットアップ時間	t_{CS}	CE, CL: 図1	0			ns
CEホールド時間	t_{CH}	CE, CL: 図1	400			ns
入力振幅	V_{IN}	[XIN1, XIN2, 4FSC2, FSCIN: 正弦波, 容量結合]	0.3		5	Vp-p
リセットパルス幅	t_{WRES}	$\overline{\text{RESET}}$	400			ns

電気的特性/ $T_a=25^{\circ}\text{C}$, $V_{SS}=0\text{V}$, $V_{DD}=5\text{V}$

			min	typ	max	unit
消費電流	$I_{DD(1)}$	V_{DD1}		26	40	mA
	$I_{DD(2)}$	V_{DD2}		26	40	mA
	$I_{DD(3)}$	V_{DD3}		11	15	mA
入力「H」レベル電流	$I_{IH(1)}$	[RESET, SFSY, PW, SBSY, CE, DI, CL, MUTE, TEST, TEST1, TEST2, SON, M1/M2, N/P1, N/P2, VRESET, HRESET] : $V_{IN}=V_{DD}$			5	μA
入力「L」レベル電流	$I_{IH(2)}$	CH0~15, DEN: $V_{IN}=V_{DD}$	30	100	200	μA
	$I_{IL(1)}$	[RESET, SFSY, PW, SBSY, CE, DI, CL, MUTE, TEST, TEST1, TEST2, SON, M1/M2, N/P1, N/P2, VRESET, HRESET] : $V_{IN}=V_{SS}$	-5			μA
	$I_{IL(2)}$	PALID: $V_{IN}=V_{SS}$	-400	-200	-60	μA

次ページへ続く

前ページより続く

出力「H」レベル電圧

 $V_{OH}(1)$

SBCK, $\overline{1WE}$, $\overline{RAS}$, 1A0~7,
2A0~7; $\overline{CAS}$, $\overline{OE}$, $\overline{2WE}$, CDGM
TRANS0~5, 2FSC, YS, $\overline{CSYNC}$,
VSYNC, EFLG, FSX, FSC, 1DB0~3,
2DB0~3: $I_o = -0.5mA$

min
 $V_{DD}-1$

typ

max
 V_{DD} unit
V

出力「L」レベル電圧

 $V_{OL}(1)$

SBCK, $\overline{1WE}$, $\overline{RAS}$, 1A0~7,
2A0~2A7, $\overline{CAS}$, $\overline{OE}$, $\overline{2WE}$, CDGM
TRANS0~5, 2FSC, YS, $\overline{CSYNC}$,
VSYNC, EFLG, FSX, FSC, 1DB0~3,
2DB0~3: $I_o = 2mA$

 V_{SS}

0.4

V

 $V_{OL}(2)$ DO: $I_o = 5mA$ V_{SS}

0.75

V

出力オフリーク電流

 I_{OFF}

DO, 1DB0~3, 2DB0~3

-5

+5

 μA

内蔵帰還抵抗

RX

XIN1, XIN2, 4FSC2, FSCIN

1

M Ω

6ビットDAC基準電圧

 $V_{REF}(1)$

ROUT, BOUT, GOUT, TRANS

3.95

4

4.05

V

6ビットDAC出力抵抗

 $R_{DA}(1)$

ROUT, BOUT, GOUT, TRANS

150

 Ω

8ビットDAC基準電圧

 $V_{REF}(2)$

VIDEO

3.65

3.70

3.75

V

8ビットDAC出力抵抗

 $R_{DA}(2)$

VIDEO

150

 Ω

8ビットDAC出力レベル

VDAC

VIDEO: 図9

ランダムリードライト
サイクル時間 t_{RC}

図2, 3

400

ns

ページモードサイクル
時間 t_{PC}

図4, 5

130

ns

RASプリチャージ時間

 t_{RP}

図2, 3, 4, 5, 6

100

ns

RASパルス幅

 t_{RAS}

図2, 3, 6

120

ns

RASパルス幅
(ページモード時) t_{RASP}

図4, 5

18000

ns

RASホールド時間

 t_{RSH}

図2, 3, 4, 5

60

ns

CASホールド時間

 t_{CSH}

図2, 3

120

ns

CASパルス幅

 t_{CAS}

図2, 3, 4, 5

60

ns

CASプリチャージ時間

 t_{CPN}

図6

50

ns

CASプリチャージ時間
(ページモード時) t_{CP}

図4, 5

50

ns

ロウアドレスセット
アップ時間 t_{ASR}

図2, 3, 4, 5

100

ns

ロウアドレスホールド
時間 t_{RAH}

図2, 3, 4, 5

50

ns

コラムアドレスセット
アップ時間 t_{ASC}

図2, 3, 4, 5

0

ns

コラムアドレスホールド
時間 t_{CAH}

図2, 3, 4, 5

50

ns

リードコマンドセット
アップ時間 t_{RCS}

図2

150

ns

リードコマンドホールド
時間 (CAS基準) t_{RCH}

図2

120

ns

リードコマンドホールド
時間 (RAS基準) t_{RRH}

図2

120

ns

ライトコマンドセット
アップ時間 t_{WCS}

図3

100

ns

ライトコマンドホールド
時間 t_{WCH}

図3

50

ns

ライトコマンドパルス幅

 t_{WP}

図3

150

ns

ライトデータセット
アップ時間 t_{DS}

図3

100

ns

ライトデータホールド
時間 t_{DH}

図3

100

ns

CASセットアップ時間
(CASビフォアRAS) t_{CSR}

図6

50

ns

CASホールド時間
(CASビフォアRAS) t_{CHR}

図6

50

ns


次ページへ続く

LC7870E, 7870NE

前ページより続く


			min	typ	max	unit
RASプリチャージ・CASアクティブ時間	t_{RPC}	図6	50			ns
リードデータセットアップ時間	t_{RDS}	図2, 4, 5	20			ns
リードデータホールド時間	t_{RDH}	図2, 4, 5	10			ns
VIDEOセットアップ時間	t_{VS}	スーパーインポーズ: 図7	20		25	ns
SBCK出力遅延時間	t_{SD}	図8 : NTSC時	4.749		5.029	μs
		: PAL時	4.793		5.075	μs
SBCKサイクル周波数	f_{SC}	図8 : NTSC時		223.7		kHz
		: PAL時		221.7		kHz
PWセットアップ時間	t_{PWS}	図8	100			ns

図1 マイコンインターフェースタイミング



A01676

図2 DRAMリードサイクル



A01677

図3 DRAMアーライトサイクル




図4 DRAMページモードリードサイクル






図5 DRAMページモードライトサイクル




A01680

図6 DRAM CASビフォアRASリフレッシュサイクル



A01681

図7 スーパーインポーズ時位相関係



A01682

図8 サブコードインターフェース
S端子 L





図9 コンポジットビデオ信号出力(8bit)



端子説明

番号	端子名称	I/O	機能
1	S	I	CD用DSP選択端子「H」入力: LC7861N/67「M」入力: LC7860K/63 「L」入力: LC7868/69
2	SBCK	O	サブコードP~W読み出しクロック
3	SFSY	I	サブコードフレーム同期信号
4	PW	I	サブコードP~Wデータ
5	SBSY	I	サブコードブロック同期信号
6	V _{DD1}	—	デジタル系電源端子
7	CE	I	シリアル入力あるいはシリアル出力時コントロールする端子
8	DO	O	シリアルデータ出力
9	DI	I	シリアルデータ入力
10	CL	I	シリアルデータ入出力時のクロック
11	MUTE	I	サブコードデータを無効とする時のコントロール信号
12	V _{SS1}	—	デジタル系GND端子
13	CH0	I	チャンネル選択端子「H」でイネーブル(プルダウン抵抗内蔵)
14	CH1	I	
15	CH2	I	
16	CH3	I	
17	CH4	I	
18	CH5	I	
19	CH6	I	
20	CH7	I	
21	CH8	I	
22	CH9	I	
23	CH10	I	
24	CH11	I	
25	CH12	I	
26	CH13	I	
27	CH14	I	
28	CH15	I	
29	IWE	O	第1DRAMコントロール端子
30	RAS	O	第1、第2DRAM共通コントロール端子
31	1A0	O	第1DRAMアドレス端子
32	1A1	O	
33	1A2	O	
34	1A3	O	
35	1A4	O	
36	1A5	O	
37	1A6	O	
38	1A7	O	
39	1DB0	I/O	第1DRAMデータ端子
40	CAS	O	第1、第2DRAM共通コントロール端子
41	1DB1	I/O	第1DRAMデータ端子

次ページへ続く。

前ページから続く

番号	端子名称	I/O	機 能
42	$\overline{OE}$	O	第1, 第2DRAM共通コントロール端子
43	1DB2	I/O	第1DRAMデータ端子
44	1DB3	I/O	
45	$\overline{2WE}$	O	第2DRAMコントロール端子
46	2A0	O	第2DRAMアドレス端子
47	2A1	O	
48	2A2	O	
49	2A3	O	
50	2A4	O	
51	2A5	O	
52	2A6	O	
53	2A7	O	
54	2DB0	I/O	第2DRAMデータ端子
55	2DB1	I/O	
56	2DB2	I/O	
57	2DB3	I/O	
58	TEST	I	テストピン
59	CDGM	O	CDGディスク時「H」出力
60	TRANS0	O	Transparency デジタル出力
61	TRANS1	O	
62	TRANS2	O	
63	TRANS3	O	
64	TRANS4	O	
65	TRANS5	O	
66	V _{SS2}	—	アナログ系GND端子
67	V _{DD2}	—	アナログ系電源端子
68	BIAS1	O	リップル除去用コンデンサ接続端子
69	TRANS	O	Define-Transparency用6ビットDAC出力
70	ROUT	O	Rデータ6ビットDAC出力
71	GOUT	O	Gデータ6ビットDAC出力
72	BOUT	O	Bデータ6ビットDAC出力
73	V _{SS3}	—	アナログ系GND端子
74	V _{DD3}	—	アナログ系電源端子
75	BIAS2	O	リップル除去用コンデンサ接続端子
76	VIDEO	O	コンポジットビデオ出力端子 (8ビットDAC出力)
77	TEST1	I	テストピン
78	TEST2	I	
79	FSCIN	I	サブキャリアクロック入力端子 (帰還抵抗内蔵)
80	VSYNC	O	垂直同期信号出力端子
81	2FSC	O	2FSC出力端子
82	YS	O	スーパーインポーズコントロール出力
83	$\overline{CSYNC}$	O	複合同期信号出力

次ページへ続く

前ページから続く

番号	端子名称	I/O	機 能
84	SON	I	スーパーインボーズ オン/オフ端子
85	EFLG	O	エラー状況モニタ端子
86	FSX	O	エラー状況モニタトリガ用
87	M1/M2	I	256DRAM1 or 2の選択端子 H:1ヶ L:2ヶ
88	DEN	I	DISC情報表示イネーブル端子 H:BGC L:イネーブル (プルダウン抵抗内蔵)
89	PALID	I	スーパーインボーズPAL時外部コントロール端子 (プルアップ抵抗内蔵)
90	HRESET	I	水平タイミング外部コントロール端子
91	FSC	O	サブキャリアクロック出力 NTSCモード : 3.579545MHz PALモード : 4.433619MHz
92	VRESET	I	垂直タイミング外部コントロール端子
93	4FSC2	I	スーパーインボーズ時外部クロック入力端子 (帰還抵抗内蔵)
94	RESET	I	リセット入力端子
95	N/P1	I	NTSC/PAL選択端子 「H」:NTSC 「L」:PAL (RGBエンコーダ)
96	N/P2	I	NTSC/PAL選択端子 「H」:NTSC 「L」:PAL (CD-Gデコーダ)
97	XIN2	I	水晶振動子接続端子 17.734476MHz (PAL用)
98	XOUT2	O	
99	XIN1	I	
100	XOUT1	O	水晶振動子接続端子 14.31818MHz (NTSC用)

CD-Gインストラクション

CD-Red Book内R~Wにおけるインストラクションにおいて、LC7870E,LC7870NEがサポートする内容は次の通りである。

- 1) MODE=0, ITEM=0 ZERO mode
- 2) MODE=1, ITEM=0 LINE GRAPHICS mode
 - ① Write FONT instruction (4)
 - ② Write Scroll SCREEN instruction (12)
- 3) MODE=1, ITEM=1 TV-GRAPHICS mode
 - ① Preset MEMORY instruction (1)
 - ② Preset BORDER instruction (2)
 - ③ Write FONT FOREGROUND/BACKGROUND instruction (6)
 - ④ Scroll SCREEN with preset instruction (20)
 - ⑤ Scroll SCREEN with Copy instruction (24)
 - ⑥ Load CLUT Colour-0...7 instruction (30)
 - ⑦ Load CLUT Colour-8...15 instruction (31)
 - ⑧ EXCLUSIVE-OR FONT instruction (38)
 - ⑨ Define Colour Transparency instruction (28)

端子アプリケーション


1) 水晶クロック発振 XIN1, XOUT1, XIN2, XOUT2, N/P1, N/P2, FSC, CSYNC, 2FSC, VSYNC

XIN1, XOUT1端子は水晶発振子14.31818MHz, (NTSC用)接続用

XIN2, XOUT2端子は水晶発振子17.734476MHz, (PAL用)接続用の2系統のX'talオシレータを用意している。仕向けに合わせてX'tal 1ヶ接続,あるいはX'tal 2ヶ接続し、N/P1, N/P2のコントロールで両対応の2つのアプリケーションが可能である。N/P1は、LC7870E, 7870NEのRGBエンコーダ部をNTSC/PAL切替える端子であり、N/P2はLC7870E, 7870NEのデコーダ部をNTSC/PAL切替える端子である。FSC, 2FSC端子はX'tal OSCを各々4分周, 2分周 (PALは2/5分周)したクロックを出力する端子である。CSYNCは複合同期信号、VSYNCは垂直同期信号を各々出力する。

各モードにおける各端子は下表の通りである。

XIN1, XOUT1	XIN2, XOUT2	N/P1	N/P2	テレビ方式	FSC	2FSC	CSYNC
14.31818MHz	*	「H」	「H」	NTSC/M	3.579545MHz	7.15909MHz	16.65155767ms
*	17.734476MHz	「L」	「L」	PAL/GBIDH	4.433619MHz	7.093790MHz	20.09588555ms
14.30244MHz	*	「L」	「H」	PAL/M	3.575611MHz	7.15122MHz	16.6698829ms



A01583

2) サブコートインターフェース S, SBSY, SFSY, PW, SBCK, MUTE


S端子をコントロールすることで次の3モードとインターフェースする。MUTE端子を「H」にすると、SBSY, PWの入力を禁止しSBCKの出力も禁止となる。

S	「H」	「M」	「L」
モード	LC7861N/67インターフェース	LC7860K/63インターフェース	LC7868/69インターフェース

MレベルはTyp. 0.4V_{DD}なので注意。

(1) LC7860インターフェース [()内はLC7860端子名]

SBCK送出の条件は、SFSYの立下りエッジ後約2.2 μ s後にSFSY, SBSYが「L」を確認した時である。




A01584

※ S0, S1期間はPWSYは「H」となる。

※ SBSY端子は「H」or「L」に固定のこと。

(2) LC7861N/67インターフェース [()内はDSPの端子名]

SBCKの送出の条件は、LC7870EはSFSYの立下りエッジ後約2.2ms後にSFSYが「L」を確認した時である。
LC7870NEは、SFSYの立上りエッジ後約2.2ms後にSBSYが「L」を確認した時である。



(3) LC7868/69インターフェース

(2)と同じ、ただし、SBCKの極性が逆(↓でシフト)

A01685


3) DRAMインターフェース 1A0~7, 1DB0~3, $\overline{\text{RAS}}$, $\overline{\text{CAS}}$, $\overline{\text{1WE}}$, $\overline{\text{OE}}$, 2A0~7, 2DB0~3, $\overline{\text{2WE}}$, M1/M2

64K×4ビットDRAMを外付する。

M1/M2端子を外付メモリ数に合せる必要あり。M1/M2端子を「H」とし、メモリ1ヶを選択した時2DB0~3は出力モードとなる。従って、2A0~7, 2DB0~3, $\overline{\text{2WE}}$, $\overline{\text{2OE}}$ はOPENで可である。

4) display フォーマット DEN, N/P1, N/P2, CSYNC, $\overline{\text{VRESET}}$, $\overline{\text{HRESET}}$, YS, VIDEO, PALID, TRANS, TRANS0~5

- ① 誤り検出訂正されたデータは内蔵のRGBエンコーダでエンコードされ8ビットDAC出力をVIDEO端子に出力する。NTSC/PALの両モードに対応しており、N/P端子でいずれかのモードを設定することができる。NTSC/PAL仕様各々における各端子の状態は1)項参照のこと。
- ② YS端子, $\overline{\text{VRESET}}$ 端子, $\overline{\text{HRESET}}$ 端子, PALID端子, TRANS端子, TRANS0~5端子はスーパーインポーズを行う時使用する端子である。
- ③ DEN端子は表示コントロール端子であり「L」レベルの時、内部FONTデータが出力され「H」レベルの時レジスタに設定された色データとなる。デフォルト状態ではブルーである。



A01686

5) チャンネルセレクト CH0~15

CH0~15端子をコントロールすることによりチャンネル選択が可能。マイコン入力レジスタとはORとなる。

6) CDグラフィックスモニタ CDGM


10ページのCDGインストラクションをどれでも1回LC7870E, 7870NEが受け取るとCDGMが「H」となる。電源オンの状態では、一端「H」となると持続しているの、この端子利用の場合はディスク交換時リセットが必要。

7) ビデオ出力 VIDEO


VIDEO端子より、コンポジットビデオ信号が得られる。8ビットDAC出力レベルは1.25V_{p-p}である。従って、1V_{p-p}の定格出力を得るためには外付けに6dBのVIDEO Ampが必要。

8) エラーフラグの出力 EFLG, FSX

EFLG端子より誤り検出の結果をモニタすることができる。

マイコンインターフェース (C²Bバス)

(1) 2Nバイトコマンド入力



アドレス (F4h) : 1sb [00101111] msb

制御項目 : 1sb [0---AAAA] msb A=レジスタNo

レジスタ0(各種モード設定)

データ : 1sb [ABCDEFGH] msb デフォルトは [00000110]

A=VRAM/BG 0: VRAMの内容を表示

1: バックグラウンドカラー(BGC)を表示

B=TV/LINE 0: TVモード(拡張TVモード)

1: LINEグラフィックモード

C=ディスクコマンドイネーブル

0: ディスクコマンドを受け付ける。MGC(マイコングラフィックコマンド。19バイトコマンド入力で実行する)はディスクコマンドの合間に実行する。

1: ディスクコマンドを無視され、MGCのみ受け付ける。

D=コマンドセレクト

0: 通常

1: VRAM表示制御(PM or SM)および、MGCのアクセスメモリの制御をレジスタ9で行う。

EFG=スーパーインポーズ時の比較条件 (SON=1時のみ有効)

EF=00: 比較を行わない。

01: ボーダー色が黒でない場合、ボーダー色と一致していない色の部分でYSをH(表示)に、それ以外はL(透明)にする。

11: クロマキーカラーと一致していない色の部分でHに、それ以外ではLになる。

G=0: EF=00の時およびEF=01で比較条件が成り立たないとき、全画面L(透明)にする。

G=1: EF=00の時およびEF=01で比較条件が成り立たないとき、全画面H(表示)にする。

H=INIT

0: 通常

1: 内部リセット

内部リセットでは、表示画面はBGC画面にリセットされる。

レジスタ1(画面位置微調整)

データ: 1sb [HHHHVVVV] msb デフォルトは [00000000]

H=水平方向。左を正の方向として2の補数で指定する。2ドット単位で中心から-16~+14ドット可変

V=垂直方向。上を正の方向として2の補数で指定する。2ドット単位で中心から-16~+14ドット可変

レジスタ2(チャンネル0~7のオン/オフ)

データ: 1sb [CCCCCCCC] msb デフォルトは [00000000]

C=CH0~7 0: オフ 1: オン

外部ピンCH0~7とOR

レジスタ3(チャンネル8~15のオン/オフ)

データ: 1sb [CCCCCCCC] msb デフォルトは [00000000]

C=CH8~15 0: オフ 1: オン

外部ピンCH8~15とOR

レジスタ4(BGCのR,G設定)

データ: 1sb [RRRRGGGG] msb デフォルトは [00000000]

レジスタ5(BGCのB設定)

データ: 1sb [----BBBB] msb デフォルトは [----0101]

レジスタ6(クロマキーカラーの設定, R)

データ: 1sb [--RRRRRR] msb デフォルトは [--010000]

レジスタ7(クロマキーカラーの設定, G)

データ: 1sb [--GGGGGG] msb デフォルトは [--010000]

レジスタ8(クロマキーカラーの設定, B)

データ: 1sb [--BBBBBB] msb デフォルトは [--010000]

レジスタ9(VRAM表示制御切換え)

データ: 1sb [----DDWW] msb デフォルトは [----1001]

2つのVRAM (Primary MemoryとSecondary Memory)の表示切換え、MGCのアクセスメモリを設定する(ディスクコマンドのアクセスはPMに限定される)。なお、これらの設定内容は、レジスタ0のコマンドセレクトが1で、VRAMが512Kのときのみ有効 (ITEM-2のコマンドは無視され16色表示になる)。

D=表示MEMORYの制御 (01: display PM 10: display SM 11: additive mix)

W=MGCアクセスMEMORYの制御 (01: work PM 10: work SM 11: work PM&SM)

レジスタ10(ソフトリセット, 外部同期オン/オフ, テストモード)

データ: 1sb [TTT--YSR] msb デフォルトは [000--000]

T=テストモード設定

R=ソフトリセット 0: 通常 1: リセット

ソフトリセットを行うと、次のコマンドが発生するまで表示画面が保持される。

S=0 ソフトリセットでTRANSが初期化される。

1 ソフトリセットでTRANSが初期化されない。

Y=0 外部クロック使用時 (SON=1)HRESET, VRESETでリセットする。

1 外部クロック使用時 (SON=1)VRESETでリセットする (HRESETは不要)。

レジスタ11(字幕スクロール, 上下)

データ: 1sb [---VVVVV] msb デフォルトは[---00000]

1フォント単位で画面表示位置を上下にスクロールさせることができる。

V=上スクロール量(0~17フォント)

レジスタ12(字幕スクロール, 左右)

データ: 1sb [--HHHHHH] msb デフォルトは[--000000]

1フォント単位で画面表示位置を左右にスクロールさせることができる。

H=左スクロール量(0~49フォント)

レジスタ13(TRANS設定, SON=1のみ有効)

データ: 1sb [PSBBBBBB] msb デフォルトは[11000000]

P=1: PM用TRANSの設定値を有効にする 0; 無効(全画面表示)

S=1: SM用TRANSの設定値を有効にする 0; 無効(全画面表示)

B=BGCのTRANS値


レジスタ14(YS, TRANS出力タイミング)

データ: 1sb [----TTTT] msb デフォルトは[----0001]

T=YSおよびTRANS(デジタル出力)と映像信号の位相を70ns単位で設定する。

0~9まで10段階設定可(NTSC時T=0でRGB出力と、T=8~9でC出力と同位相になる)。

(2) 19バイトコマンド入力 (MGC書き込み)



A01689


アドレス (F4h) : 1sb [00101111] msb

制御項目 : 1sb [1-----] msb

データ : 1sb [--WVUTSR] msb R~W=サブコード入力

CEの立下りで実行する(コマンド実行中またはTIMER=10~11の時は実行できない)。

(3) 1バイトコマンド出力 (内部ステータス読み出し)



A01690

アドレス (F5h) : 1sb [10101111] msb

制御項目 : 1sb [0-----] msb

内部ステータス : 1sb [-ABCTTTT] msb

A=リード要求 1: バックデータが更新済み。1.1ms以上ならリードアクセス可

0: バックデータ読み出し禁止状態

B=コマンド実行中 1: コマンド実行中

0: コマンド待ち状態


C=VBLANK 垂直ブランキング期間中に1になる

T=TIMER CDからのコマンド発生サイクル (3.3ms)を12分割して出力

T=0 0.00ms
 1 0.27ms
 2 0.55ms
 :
 10 2.75ms
 11 3.02ms (CDからのコマンド発生)
 0 3.30ms (0.00ms)

レジスタ1のCが0の時は、コマンド待ち状態でTIMERが0~9の間にMGCの書き込みを行う必要がある。

(4) 19バイトコマンド出力 (バックデータ読み出し)



A01591

アドレス (F5h) : 1sb [1 0 1 0 1 1 1 1] msb

制御項目 : 1sb [1 - - - - -] msb

チェックフラグ : 1sb [- A B C Q Q P P] msb

データ : 1sb [- - W V U T S R] msb

A=続く18バイトが保証されており、且つ初めて読まれるデータであるとき1になる (1.1ms以内に読み出しを終了する必要がある)。

B, C=ディスク識別フラグ

BC=00 CD

10 CDG

Q=QF0, QF1 (エラー訂正Qフラグ)

P=PF0, PF1 (エラー訂正Pフラグ)

なお、19バイトすべてを読み出す必要がない場合、バイト単位でいつでも中止できる (チェックフラグのみ読み出すことも可能)。

LC7870E, 7870NE

LC7870E, 7870NE CD-Gアプリケーション (NTSC)

