

DN811

4 フリップフロップ / 4 Flip-Flop Circuits


■ 概 要 / Description

DN811 は、4 フリップフロップで 2 組の 1/4 分周器を構成している半導体集積回路です。


The DN811 is a 4 Flip-Flop circuits consisting of two pairs of 1/4 frequency dividers.

■ 特 徴


- 各々のフリップフロップで Q, $\bar{Q}$ 出力が得られる
- セット端子付き
- 2 組の分周器は独立の入力で動作させることができる



■ 等価回路 / Schematic Diagram



■ ブロック図／Block Diagram



■ 絶対最大定格／Absolute Maximum Ratings (Ta = 25°C)


Item		Symbol	Rating		Unit
電 圧	電源電圧	V _{CC}	15		V
	回路電圧*	V ₁₋₁₄₋₇	0	15	V
電 流	電源電流	I _{CC}	30		mA
	回路電流	I _{1, 3, 5, 6}	- 5	6	mA
		I _{2, 4, 10, 11}	- 1.5	0.1	mA
		I _{8, 9, 12, 13}	- 5	6	mA
許容損失		P _D	480		mW
動作周囲温度		T _{opr}	-20 ~ +75		°C
保存温度		T _{stg}	-65 ~ +150		°C

* V_{CC} ≥ V_{2, 4, 10, 11-7} 注) 回路電流では+は IC へ流入する電流であり、-は流出する値である。


■ 電気的特性／Electrical Characteristics (Ta = 25°C)

Item	Symbol	Test Circuit	Condition	min.	typ.	max.	Unit
電源電流	I _{CC}	5	V _{CC} = 15V, V _I (S) = 0V, V _I (T) = 0V			30	mA
出力電圧ローレベル	V _{OL}	1	V _{CC} = 15V, I _{OL} = 6mA V _I (T) = 0V, V _I (S) = 15V			0.4	V
		1	V _{CC} = 9V, I _{OL} = 5mA V _I (T) = 0V, V _I (S) = 9V			0.4	V
出力電圧ハイレベル	V _{OH}	2	V _{CC} = 15V, I _{OH} = -1mA V _I (T) = 0V, V _I (S) = 15V	13			V
		2	V _{CC} = 9V, I _{OH} = -1mA V _I (T) = 0V, V _I (S) = 9V	7			V
入力電圧ローレベル	V _{IL}		Pin (T), (K), (S)	0		0.5	V
入力電圧ハイレベル*	V _{IH}		Pin (T), (K), (S)	4		15	V
入力電流ローレベル	-I _{IL}	3	V _{CC} = 15V, V _I = 0V			1.5	mA
入力電流ハイレベル	I _{IH}	4	V _{CC} = 15V, V _I = 15V			100	μA


* V_{CC} ≥ V_I (T), V_I (K), V_I (S)

Test Circuit 1 (V_{OL})


Q, $\bar{Q}$ 出力が“L”になるよう真理値表に従って
Pin ⑩ にクロックパルスを加え、各出力ごとに
測定する。

Test Circuit 2 (V_{OH})


Q, $\bar{Q}$ 出力が“H”になるよう真理値表に従って、
Pin ⑩ にクロックパルスを加え、各出力ごとに測
定する。

Test Circuit 3 ($-I_{IL}$)

Pin ⑤, ⑩, ⑫ ごとに測定する。

Test Circuit 4 (I_{IH})

Pin ⑤, ⑩, ⑫ ごとに測定する。

Test Circuit 5 (I_{CC})

使用上の注意事項

ご使用いただきます際は次の点にご注意ください。


1. 入力 (Pin ②, ④, ⑩, ⑪) 電圧は V_{CC} 以下にしてください。
2. 動作中次の端子間にリークがある場合、誤動作を生じますので、ご注意ください。
Pin ⑩ — Pin ⑪
Pin ⑪ — Pin ⑫
3. Pin ⑤ (Pin ④) を使用しないときは、“H” レベルまたは V_{CC} に接続してください。

■ 真理値表 (正論理) / Truth Table (Positive Logic)

Pin ⑤ を使用しないときは “H” レベルまたは V_{CC} に接続する。


1. Flip-Flop A と B (3 分周) K_A (Pin ⑪) と Q_B (Pin ⑤) を短絡する。

Input		Output			
S (Pin ④)	T_A (Pin ⑩)	Q_A (Pin ⑧)	$\bar{Q}_A$ (Pin ⑨)	Q_B (Pin ⑤)	$\bar{Q}_B$ (Pin ⑥)
H	0	H	L	H	L
H	1	L	H	L	H
H	2	H	L	L	H
H	3 (= 0)	H	L	H	L
L	—	H	L	H	L



2. Flip-Flop A と B (4 分周)

Input		Output			
S (Pin ④)	T_A (Pin ⑩)	Q_A (Pin ⑧)	$\bar{Q}_A$ (Pin ⑨)	Q_B (Pin ⑤)	$\bar{Q}_B$ (Pin ⑥)
H	0	H	L	H	L
H	1	L	H	L	H
H	2	H	L	L	H
H	3	L	H	H	L
H	4 (= 0)	H	L	H	L
L	—	H	L	H	L




3. Flip-Flop C と D (4 分周)

Input		Output			
S (Pin ④)	T_C (Pin ②)	Q_C (Pin ③)	$\bar{Q}_C$ (Pin ①)	Q_D (Pin ⑫)	$\bar{Q}_D$ (Pin ⑬)
H	0	H	L	H	L
H	1	L	H	L	H
H	2	H	L	L	H
H	3	L	H	H	L
H	4 (= 0)	H	L	H	L
L	—	H	L	H	L

4. Flip-Flop A, B, C, D (12 分周) T_C (Pin②), Q_B (Pin⑤), K_A (Pin⑪) を短絡する。

Input		Output							
S(Pin④)	T_A (Pin⑩)	Q_A (Pin⑧)	$\bar{Q}_A$ (Pin⑨)	Q_B (Pin⑤)	$\bar{Q}_B$ (Pin⑥)	Q_C (Pin③)	$\bar{Q}_C$ (Pin①)	Q_D (Pin⑫)	$\bar{Q}_D$ (Pin⑬)
H	0	H	L	H	L	H	L	H	L
H	1	L	H	L	H	L	H	L	H
H	2	H	L	L	H	L	H	L	H
H	3	H	L	H	L	L	H	L	H
H	4	L	H	L	H	H	L	L	H
H	5	H	L	L	H	H	L	L	H
H	6	H	L	H	L	H	L	L	H
H	7	L	H	L	H	L	H	H	L
H	8	H	L	L	H	L	H	H	L
H	9	H	L	H	L	L	H	H	L
H	10	L	H	L	H	H	L	H	L
H	11	H	L	L	H	H	L	H	L
H	12 (= 0)	H	L	H	L	H	L	H	L
L	—	H	L	H	L	H	L	H	L



5. Flip-Flop A, B, C, D (16分周) T_C (Pin ②) と Q_B (Pin ⑤) を短絡する。

Input		Output							
S (Pin ④)	T_A (Pin ⑩)	Q_A (Pin ⑧)	$\bar{Q}_A$ (Pin ⑨)	Q_B (Pin ⑤)	$\bar{Q}_B$ (Pin ⑥)	Q_C (Pin ③)	$\bar{Q}_C$ (Pin ①)	Q_D (Pin ⑫)	$\bar{Q}_D$ (Pin ⑬)
H	0	H	L	H	L	H	L	H	L
H	1	L	H	L	H	L	H	L	H
H	2	H	L	L	H	L	H	L	H
H	3	L	H	H	L	L	H	L	H
H	4	H	L	H	L	L	H	L	H
H	5	L	H	L	H	H	L	L	H
H	6	H	L	L	H	H	L	L	H
H	7	L	H	H	L	H	L	L	H
H	8	H	L	H	L	H	L	L	H
H	9	L	H	L	H	L	H	H	L
H	10	H	L	L	H	L	H	H	L
H	11	L	H	H	L	L	H	H	L
H	12	H	L	H	L	L	H	H	L
H	13	L	H	L	H	H	L	H	L
H	14	H	L	L	H	H	L	H	L
H	15	L	H	H	L	H	L	H	L
H	16 (= 0)	H	L	H	L	H	L	H	L
L	—	H	L	H	L	H	L	H	L

