

3.0V/3.3V マイクロプロセッサ監視回路

概要

このマイクロプロセッサ(μ P)監視回路は、 μ Pシステムにおいて、電源監視やバッテリーコントロールに必要な回路の簡素化および部品点数の低減を行います。この製品を使用することで、個別ICおよびディスクリート部品で構成される回路に比べ、システムの信頼性と精度が大幅に改善されます。


これらの製品は、3.0V及び3.3V電源システム用に設計されています。サフィックスはリセットスレッシュホールド電圧の違いを示します：3.075V(T), 2.925V(S), 2.625V(R) (“詳細”の“リセットスレッシュホールド”の項を参照)。全製品とも8ピンDIP/SOPで供給されています。下の表に全製品の機能を示します。

	アクティブロー・リセット	アクティブハイ・リセット	ウォッチドッグタイマ	マニュアルリセット	バックアップバッテリー スレッシュホールド検出	パワーフェイル コンパレータ	リセットウィンドウ
MAX690	○		○		○	±4%	○ ±75mV
MAX704	○				○	±4%	○ ±75mV
MAX802	○		○		○	±2%	○ ±2%
MAX804		○	○		○	±2%	○ ±2%
MAX805		○	○		○	±4%	○ ±75mV
MAX806	○				○	±2%	○ ±2%

アプリケーション

バッテリー駆動のコンピュータおよびコントローラ
専用コントローラ
インテリジェント機器
自動システム
 μ Pの電源監視
ポータブル機器

ピン配置



特長

- ◆RESET及びRESET出力
- ◆マニュアルリセット入力
- ◆精密電源電圧監視
- ◆リセットのタイムディレイ：200ms
- ◆ウォッチドッグタイマ：1.6秒のタイムアウト
- ◆バッテリーバックアップへの電源切換え
ーバッテリーは通常動作時に V_{CC} 以上を許容
- ◆ V_{CC} 電源電流：40 μ A
- ◆バッテリー電流：1 μ A
- ◆パワーフェイル用電圧監視またはローバッテリー電圧警報
- ◆ $V_{CC}=1V$ までのRESET保証
- ◆8ピンDIPおよびSOP

型番


PART**	TEMP. RANGE	PIN-PACKAGE
MAX690_CPA	0°C to +70°C	8 Plastic DIP
MAX690_CSA	0°C to +70°C	8 SO
MAX690_C/D	0°C to +70°C	Dice*
MAX690_EPA	-40°C to +85°C	8 Plastic DIP
MAX690_ESA	-40°C to +85°C	8 SO
MAX690_MJA	-55°C to +125°C	8 CERDIP

Ordering Information continued on last page.

* Contact factory for dice specifications.

** These parts offer a choice of reset threshold voltage. Select the letter corresponding to the desired nominal reset threshold voltage (T = 3.075V, S = 2.925V, R = 2.625V) and insert it into the blank to complete the part number.

標準動作回路



3.0V/3.3V マイクロプロセッサ監視回路

ABSOLUTE MAXIMUM RATINGS

Terminal Voltage (with respect to GND)

V_{CC} -0.3V to 6.0V

$VBATT$ -0.3V to 6.0V

All Other Inputs -0.3V to the higher of V_{CC} or $VBATT$

Continuous Input Current

V_{CC} 100mA

$VBATT$ 18mA

GND 18mA

Output Current

RESET, PFO 18mA

V_{OUT} 100mA

Continuous Power Dissipation ($T_A = +70^\circ\text{C}$)

Plastic DIP (derate 9.09mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$) 727mW

SO (derate 5.88mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$) 471mW

CERDIP (derate 8.00mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$) 640mW

Operating Temperature Ranges

MAX690_C_/MAX704_C_/MAX80_C_ 0°C to $+70^\circ\text{C}$

MAX690_E_/MAX704_E_/MAX80_E_ -40°C to $+85^\circ\text{C}$

MAX690_M_/MAX704_M_/MAX80_M_ -55°C to $+125^\circ\text{C}$

Storage Temperature Range -65°C to $+160^\circ\text{C}$

Lead Temperature (soldering, 10sec) $+300^\circ\text{C}$

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

($V_{CC} = 3.17\text{V}$ to 5.5V for the MAX690T/MAX704T/MAX80_T, $V_{CC} = 3.02\text{V}$ to 5.5V for the MAX690S/MAX704S/MAX80_S, $V_{CC} = 2.72\text{V}$ to 5.5V for the MAX690R/MAX704R/MAX80_R; $VBATT = 3.6\text{V}$; $T_A = T_{MIN}$ to T_{MAX} ; unless otherwise noted. Typical values are at $T_A = +25^\circ\text{C}$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Operating Voltage Range, V_{CC} , $VBATT$ (Note 1)		MAX690_C, MAX704_C, MAX80_C	1.0		5.5	V
		MAX690_E/M, MAX704_E/M, MAX80_E/M	1.1		5.5	
V_{CC} Supply Current (excluding I_{OUT})	I_{SUPPLY}	MAX690_C/E, MAX704_C/E, MAX80_C/E, $V_{CC} < 3.6\text{V}$		40	50	μA
		MAX690_C/E, MAX704_C/E, MAX80_C/E, $V_{CC} < 5.5\text{V}$		50	65	
		MAX690_M, MAX704_M, MAX80_M, $V_{CC} < 3.6\text{V}$		40	55	
		MAX690_M, MAX704_M, MAX80_M, $V_{CC} < 5.5\text{V}$		50	70	
V_{CC} Supply Current in Battery- Backup Mode (excluding I_{OUT})		$\overline{MR} = V_{CC}$ (MAX704_/MAX806_) $V_{CC} = 2.0\text{V}$, $VBATT = 2.3\text{V}$		25	50	μA
$VBATT$ Supply Current, Any Mode (excluding I_{OUT}) (Note 2)		MAX690_C/E, MAX704_C/E, MAX80_C/E		0.4	1	μA
		MAX690_M, MAX704_M, MAX80_M		0.4	10	
Battery Leakage Current (Note 3)		MAX690_C/E, MAX704_C/E, MAX80_C/E		0.01	0.5	μA
		MAX690_M, MAX704_M, MAX80_M		0.01	5	
V_{OUT} Output Voltage		MAX690_C/E, MAX704_C/E, MAX80_C/E, $I_{OUT} = 5\text{mA}$ (Note 4)	$V_{CC} - 0.03$	$V_{CC} - 0.015$		V
		MAX690_C/E, MAX704_C/E, MAX80_C/E, $I_{OUT} = 50\text{mA}$	$V_{CC} - 0.3$	$V_{CC} - 0.15$		
		MAX690_M, MAX704_M, MAX80_M, $I_{OUT} = 5\text{mA}$ (Note 4)	$V_{CC} - 0.035$	$V_{CC} - 0.015$		
		MAX690_M, MAX704_M, MAX80_M, $I_{OUT} = 50\text{mA}$	$V_{CC} - 0.35$	$V_{CC} - 0.15$		
		$I_{OUT} = 250\mu\text{A}$, $V_{CC} > 2.5\text{V}$ (Note 4)	$V_{CC} - 0.0015$	$V_{CC} - 0.0006$		

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = 3.17V$ to $5.5V$ for the MAX690T/MAX704T/MAX80_T, $V_{CC} = 3.02V$ to $5.5V$ for the MAX690S/MAX704S/MAX80_S, $V_{CC} = 2.72V$ to $5.5V$ for the MAX690R/MAX704R/MAX80_R; $V_{BATT} = 3.6V$; $T_A = T_{MIN}$ to T_{MAX} ; unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
V_{OUT} in Battery-Backup Mode		$I_{OUT} = 250\mu A$, $V_{BATT} = 2.3V$		$V_{BATT} - 0.1$	$V_{BATT} - 0.034$		V
		$I_{OUT} = 1mA$, $V_{BATT} = 2.3V$			$V_{BATT} - 0.14$		
Battery Switch Threshold, V_{CC} Falling		$V_{BATT} - V_{CC}$, $V_{SW} > V_{CC} > 1.75V$ (Note 5)		65	25		mV
	V_{SW}	$V_{BATT} > V_{CC}$ (Note 6)		2.30	2.40	2.50	V
Battery Switch Threshold, V_{CC} Rising (Note 7)		This value is identical to the reset threshold, V_{CC} rising					V
Reset Threshold (Note 8)	V_{RST}	MAX690T/704T/805T	V_{CC} falling	3.00	3.075	3.15	V
			V_{CC} rising	3.00	3.085	3.17	
		MAX802T/804T/806T	V_{CC} falling	3.00	3.075	3.12	
			V_{CC} rising	3.00	3.085	3.14	
		MAX690S/704S/805S	V_{CC} falling	2.85	2.925	3.00	
			V_{CC} rising	2.85	2.935	3.02	
		MAX802S/804S/806S	V_{CC} falling	2.88	2.925	3.00	
			V_{CC} rising	2.88	2.935	3.02	
		MAX690R/704R/805R	V_{CC} falling	2.55	2.625	2.70	
			V_{CC} rising	2.55	2.635	2.72	
		MAX802R/804R/806S	V_{CC} falling	2.59	2.625	2.70	
			V_{CC} rising	2.59	2.635	2.72	
Reset Timeout Period	t_{WP}	$V_{CC} < 3.6V$		140	200	280	ms
$\overline{PFO}$, $\overline{RESET}$ Output Voltage	V_{OH}	$I_{SOURCE} = 50\mu A$		$V_{CC} - 0.3$	$V_{CC} - 0.05$		V
$\overline{PFO}$, $\overline{RESET}$ Output Short to GND Current (Note 4)	I_{OS}	$V_{CC} = 3.3V$, $V_{OH} = 0V$			180	500	μV
$\overline{PFO}$, $\overline{RESET}$, $\overline{RESET}$ Output Voltage	V_{OL}	$I_{SINK} = 1.2mA$; MAX690_/704_/802_/806_, $V_{CC} = V_{RST} \min$; MAX804_/805_, $V_{CC} = V_{RST} \max$			0.06	0.3	V
$\overline{PFO}$, $\overline{RESET}$ Output Voltage	V_{OL}	$V_{BATT} = 0V$, $V_{CC} = 1.0V$, $I_{SINK} = 40\mu A$, MAX690_C, MAX704_C, MAX80_C			0.13	0.3	V
		$V_{BATT} = 0V$, $V_{CC} = 1.2V$, $I_{SINK} = 200\mu A$, MAX690_E/M, MAX704_E/M, MAX80_E/M			0.17	0.3	
RESET Output Leakage Current (Note 9)		$V_{BATT} = 0V$, $V_{CC} = V_{RST} \min$; $V_{RESET} = 0V$, V_{CC}	MAX804_C, MAX805_C	-1		1	μA
			MAX804_E/M, MAX805_E/M	-10		10	

3.0V/3.3V マイクロプロセッサ監視回路

ELECTRICAL CHARACTERISTICS (continued)

(V_{CC} = 3.17V to 5.5V for the MAX690T/MAX704T/MAX80_T, V_{CC} = 3.02V to 5.5V for the MAX690S/MAX704S/MAX80_S, V_{CC} = 2.72V to 5.5V for the MAX690R/MAX704R/MAX80_R; V_{BATT} = 3.6V; T_A = T_{MIN} to T_{MAX} ; unless otherwise noted. Typical values are at T_A = +25°C.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
PFI Input Threshold	V _{PFT}	V _{CC} < 3.6V V _{PFI} falling	MAX802_C/E, MAX804_C/E, MAX806_C/E	1.212	1.237	1.262	V
			MAX690_/MAX704_/MAX805_	1.187	1.237	1.287	
PFI Input Current		MAX690_C/E, MAX704_C/E, MAX80_ _C/E		-25	2	25	nA
		MAX690_M, MAX704_M, MAX80_ _M		-500	2	500	
PFI Hysteresis, PFI Rising	V _{PFH}	V _{CC} < 3.6V	MAX690_C/E, MAX704_C/E, MAX80_ _C/E		10	20	mV
			MAX690_M, MAX704_M, MAX80_ _M		10	25	
PFI Input Current		MAX690_C/E, MAX704_C/E, MAX80_ _C/E		-25	2	25	nA
		MAX690_M, MAX704_M, MAX80_ _M		-500	2	500	
MR Input Threshold	V _{IH}	MAX704_/MAX806_ only		0.7 x V _{CC}			V
	0.3 x V _{CC}						
MR Pulse Width	t _{MR}	MAX704_/MAX806_ only		100	20		ns
MR to Reset Delay	t _{MD}	MAX704_/MAX806_ only			60	500	ns
MR Pull-Up Current		MAX704_/MAX806_ only, MR = 0V, V _{CC} = 3V		20	60	350	μA
WDI Input Threshold	V _{IH}	MAX690_/MAX802_/MAX804_/MAX805_ only		0.7 x V _{CC}			V
	0.3 x V _{CC}						
WDI Input Current		0V < V _{CC} < 5.5V	MAX690_C/E, MAX802_C/E, MAX804_C/E, MAX805_C/E	-1	0.01	1	μA
			MAX690_M, MAX802_M, MAX804_M, MAX805_M	-10	0.01	10	
Watchdog Timeout Period	t _{WD}	V _{CC} < 3.6V	MAX690/MAX802/MAX804/ MAX805 only	1.12	1.60	2.24	sec
WDI Pulse Width		MAX690_/MAX802_/MAX804_/MAX805_ only		100	20		ns

Note 1: V_{CC} supply current, logic input leakage, watchdog functionality (MAX690_/802_/805_/804_), MR functionality (MAX704_/806_), PFI functionality, state of RESET (MAX690_/704_/802_/806_), and RESET (MAX804_/805_) tested at $V_{BATT} = 3.6V$, and $V_{CC} = 5.5V$. The state of RESET or RESET and PFI is tested at $V_{CC} = V_{CC min}$.

Note 2: Tested at $V_{BATT} = 3.6V$, $V_{CC} = 3.5V$ and $0V$. The battery current will rise to $10\mu A$ over a narrow transition window around $V_{CC} = 1.9V$.

Note 3: Leakage current into the battery is tested under the worst-case conditions at $V_{CC} = 5.5V$, $V_{BATT} = 1.8V$ and at $V_{CC} = 1.5V$, $V_{BATT} = 1.0V$.

Note 4: Guaranteed by design.

Note 5: When $V_{SW} > V_{CC} > V_{BATT}$, V_{OUT} remains connected to V_{CC} until V_{CC} drops below V_{BATT} . The V_{CC} -to- V_{BATT} comparator has a small 25mV typical hysteresis to prevent oscillation. For $V_{CC} < 1.75V$ (typ), V_{OUT} switches to V_{BATT} regardless of the voltage on V_{BATT} .

Note 6: When $V_{BATT} > V_{CC} > V_{SW}$, V_{OUT} remains connected to V_{CC} until V_{CC} drops below the battery switch threshold (V_{SW}).

Note 7: V_{OUT} switches from V_{BATT} to V_{CC} when V_{CC} rises above the reset threshold, independent of V_{BATT} . Switchover back to V_{CC} occurs at the exact voltage that causes RESET to go high (on the MAX804_/805_, RESET goes low); however switchover occurs 200ms prior to reset.


Note 8: The reset threshold tolerance is wider for V_{CC} rising than for V_{CC} falling to accommodate the 10mV typical hysteresis, which prevents internal oscillation.

Note 9: The leakage current into or out of the RESET pin is tested with RESET asserted (RESET output high impedance).

3.0V/3.3V マイクロプロセッサ監視回路

標準動作特性

($T_A = +25^\circ\text{C}$, unless otherwise noted.)



MAX690T/S/R, 704T/S/R, 802T/S/R, 804-806T/S/R

3.0V/3.3V マイクロプロセッサ監視回路

端子説明

端 子			名称	機 能
MAX690 MAX802	MAX704 MAX806	MAX804 MAX805		
1	1	1	V _{OUT}	CMOS RAMへの電源出力。V _{CC} がリセットスレッシュホールド以上の時には、V _{OUT} はPチャネルMOSFETスイッチでV _{CC} に接続されます。V _{CC} がV _{SW} 及びVBATT以下の時には、VBATTがV _{OUT} に接続されます。バッテリーを使用しない場合にはV _{CC} に接続。
2	2	2	V _{CC}	メイン電源入力
3	3	3	GND	グラウンド
4	4	4	PFI	パワーフェイル入力。PFIがV _{PFT} 以下あるいはV _{CC} がV _{SW} 以下の場合、PFOは“ロー”になり、それ以外の時は“ハイ”のままです。使用しない場合はグラウンドに接続します。
5	5	5	PFO	パワーフェイル出力。PFIがV _{PFT} 以下あるいはV _{CC} がV _{SW} 以下の時、PFOは“ロー”で、それ以外は“ハイ”。使用しない場合はオープンのままにしてください。
6	—	6	WDI	ウォッチドッグ入力。WDIが1.6秒以上“ハイ”または“ロー”の時、内部ウォッチドッグタイマが動作し、リセットがトリガされます。内部ウォッチドッグタイマは、リセットが実行されている間、またはWDIに立上がりあるいは立下がりのエッジが入力された時にクリアされます。ウォッチドッグ機能はディセーブルできません。
—	6	—	MR	マニュアルリセット入力。MRのロジック“ロー”でリセットを実行。MRが“ロー”の期間またMRが“ハイ”になった後も200msの間、リセットが実行されます。このアクティブロー入力は内部70μAプルアップ電流を備えています。TTL/CMOSロジックで駆動でき、またスイッチによりグラウンドに短絡できます。使用しない場合はオープンのままにしてください。
7	7	—	RESET	アクティブローリセット出力。RESETがトリガされると、パルスは200ms間“ロー”になり、その後もV _{CC} がリセットスレッシュホールド以下、あるいはMRがロジック“ロー”の場合は“ロー”のままです。V _{CC} がリセットスレッシュホールド以上に上昇した後、またはウォッチドッグがリセットをトリガした後、あるいはMRが“ロー”から“ハイ”になった後、200msの期間“ロー”を維持します。
—	—	7	RESET	アクティブハイ、オープンドレインのリセットで、RESETの反転出力です。
8	8	8	VBATT	バックアップ・バッテリー入力。V _{CC} がV _{SW} 及びVBATT以下に低下した時、V _{OUT} はV _{CC} からVBATTに切り替わります。V _{CC} がリセットスレッシュホールド以上になった場合、V _{OUT} はV _{CC} に再び接続されます。VBATTはV _{CC} 以上も可能です。バッテリーが使用されない場合はGNDに接続して下さい。

詳細

リセット出力

マイクロプロセッサ(μP)へのリセット入力によって、μPは既定の状態です。これらのμP監視回路は、パワーアップ時またパワーダウン時、電源異常時、ウォッチドッグタイムアウト期間中、リセットを発生することによってコードの実行エラーを防止します。

VBATTが1V以上の場合、RESETは $0V < V_{CC} < V_{RST}$ の範囲でロジック“ロー”が保証されます。バックアップバッテリーがない場合、RESETは $V_{CC} > 1V$ で有効です。一度V_{CC}がリセットスレッシュホールドを越えると、内部タイマはリセットタイムアウト期間中RESET“ロー”を保ちます。この期間後、RESETは“ハイ”になります(図2)。

異常状態が発生した時(V_{CC}がリセットスレッシュホールド以下に低下した時)、RESETは“ロー”になります。RESETが実行されるたびにリセットタイムアウト期間中“ロー”を維持します。V_{CC}がリセットスレッシュホールド以下になった場合は、常に内部タイマが再スタートします。

ウォッチドッグタイマによってもリセットを開始できます。“ウォッチドッグ入力”の項を参照。

MAX804_/MAX805_のアクティブハイRESET出力はオープンドレインで、MAX690_/MAX704_/MAX802_/MAX806_のRESET出力の反転です。

リセットスレッシュホールド

MAX690T/MAX704T/MAX805Tは、3.3Vシステムで、電源電圧精度は±5%、システム精度は10%用に設計されています。ウォッチドッグ異常を除いて、電源が3.15V(3.3V-5%)以上を維持するかぎりリセットは実行されません。リセットは電源が3.0V以下に低下する前に実行されることが保証されています。

MAX690S/MAX704S/MAX805Sは3.3V±10%電源用に設計されています。ウォッチドッグ異常を除いて、電源が3.0V(3.3V-10%)以上を維持するかぎりリセットは実行されないことが保証されています。リセットは電源が2.85V(V_{CC}-14%)以下に低下する前に実行されることが保証されています。




図1. ブロックダイアグラム




図2. タイミングダイアグラム

MAX690R/MAX704R/MAX805Rは、 $3.0V \pm 10\%$ 電源を監視するのに最適です。リセットは V_{CC} が $2.7V$ ($3.0V - 10\%$)以下に低下するまで発生しませんが、 $2.59V$ ($3.0V - 14\%$)以下に低下する前に発生することが保証されています。

MAX802R/S/T、MAX804R/S/T、MAX806R/S/Tは、それぞれMAX690R/S/T、MAX805R/S/T、MAX704R/S/Tに類似していますが、リセット及びパワーフェイルスレッシュホールドの精度が高くなっています。

ウォッチドッグ入力 (MAX690_/802_/804_/805_)

ウォッチドッグ回路は、 μP の動作状態を監視します。 μP がウォッチドッグ入力(WDI)を1.6秒以内にトグルしない場合には、リセットパルスがトリガされます。内部の1.6秒タイマは、リセットパルスまたはWDIのトランジション (“ロー” から “ハイ” または “ハイ” から “ロー”) によってクリアされます。WDIを “ハイ” または “ロー” に接続するとRESETパルスは1.8秒ごとにトリガされます ($t_{wo} + t_{rs}$)。

リセットが実行されている時は、タイマはクリア状態でカウントされません。またリセットが解除されると、タイマはカウントを開始します。5VのMAX690ファミリとは異なり、ウォッチドッグ機能はディセーブルできません。

パワーフェイルコンパレータ

PFI入力は、内部の基準電圧と比較されます。PFIが V_{PFI} より低い時には、 $\overline{PFO}$ は “ロー” になります。パワーフェイルコンパレータは、電源低下を知らせるための低電圧検出用として使用されます。しかしながら、コンパレータ部は他回路部から完全に独立しているため、この機能だけに使う必要はありません。

パワーダウン時 V_{CC} が V_{SW} 以下に低下すると、このパワーフェイルコンパレータはターンオフされ、 $\overline{PFO}$ が “ロー” になります。またパワーアップ時は V_{CC} が V_{SW} を越えた時このコンパレータはターンオンされます。コンパレータが使用されない場合は、PFIをグランドに接続し $\overline{PFO}$ を無接続のままにしてください。MAX704_/MAX806_では $\overline{PFO}$ をMRに

3.0V/3.3V マイクロプロセッサ監視回路

接続することで、PFIの電圧低下によってリセットが発生します(図5b)。

バックアップバッテリーの切換え

瞬断また電源異常時には、RAMの内容を保持する必要があります。バックアップバッテリーをVBATTに接続することで、これらの製品は V_{CC} が低下した時にRAMを自動的にバックアップ電源に接続します。

この μP 監視回路ファミリ(3.3V及び3Vシステム用)は、VBATTが V_{CC} よりも高い時に必ずVBATTが V_{OUT} に接続されるとは限りません。VBATTが V_{CC} より高く V_{CC} が V_{SW} 以下の時、またはVBATTの電圧に関係なく V_{CC} が1.75V(typ)以下に低下する時、VBATTは V_{OUT} に(140 Ω スイッチによって)接続されます。これによりバックアップバッテリー(例えば3.6Vリチウム電池)が V_{CC} より高い電圧を維持することが可能です。

V_{SW} (2.40V)にて切換えを行うことで、 V_{OUT} がCMOS RAMのデータを保持するのに最低限必要な2.0Vに接近する前にバッテリーバックアップモードに入ることが確実になります。より高い V_{CC} での切換えはバックアップバッテリー寿命を短くします。 V_{CC} が復帰した時安定した電圧を得るために、切換えは V_{CC} がリセットスレッシュホールド(V_{RST})以上になるまで延ばされます。 V_{OUT} は3 Ω PMOSスイッチにより V_{CC} に接続されます。

マニュアルリセット

$\overline{MR}$ をロジック“ロー”にすることによりリセットが実行されます。 $\overline{MR}$ が“ロー”の間、また $\overline{MR}$ が“ハイ”に戻ったあと t_{WP} (200ms)の間、リセットの実行が維持されます。この入力70 μA の内部プルアップ電流を備えているため、使用されない場合はオープンのままにすることが可能です。 $\overline{MR}$ はTTL/CMOSロジックレベルで、またはオープンドレイン/コレクタ出力で駆動できます。 $\overline{MR}$ とGNDの間にノーマリオープンのスイッチを接続することによりマニュアルリセット機能にしてください(外付けデバウンス回路は必要ありません)。

表1. バッテリーバックアップモード時の入出力状態

信号	状態
V_{OUT}	内部140 Ω のスイッチによってVBATTに接続されます。
V_{CC}	V_{OUT} から切離されます。
PFI	パワーフェイルコンパレータは $V_{CC} < V_{SW}$ の時ディセーブルされます。
$\overline{PFO}$	$V_{CC} < V_{SW}$ または $PFI < V_{PFT}$ の時ロジック“ロー”。
WDI	ウォッチドッグタイマはディセーブルされます。
$\overline{MR}$	ディセーブル
$\overline{RESET}$	ロジック“ロー”。
RESET	ハイインピーダンス
VBATT	V_{OUT} に接続。

アプリケーション情報

この μP 監視回路は、短絡保護されていません。 V_{OUT} からグラウンドへの短絡により(デカップリングコンデンサの充電等のパワートランジェントを除いて)素子は破壊されます。0.1 μF のコンデンサをできるだけ素子の近くに配置し V_{CC} 及びVBATT端子をグラウンドにデカップリングして下さい。

バックアップ電源へのスーパーキャップの使用

スーパーキャップは、0.47Fクラスの極端に高い容量値をもつコンデンサです。図3にスーパーキャップをバックアップ電源として使用した2つの回路を示します。このスーパーキャップはダイオードを通して3V入力に接続されるか(図3a)、5V電源が使用可能な場合は、スーパーキャップを5Vまで充電できるため(図3b)、バックアップ時間が長くなります。 V_{CC} がリセットスレッシュホールドより高ければVBATTは V_{CC} を越えることができるため、これらの μP 監視回路をスーパーキャップと一緒に使用する場合、特別な注意は必要ありません。

バックアップ電源無しで使用

これらの μP 監視回路はバッテリーバックアップ・アプリケーション用に設計されています。バックアップ電源を使用しない場合には、VBATTをグラウンドに、 V_{OUT} を V_{CC} に接続するか、MAX706T/S/RまたはMAX708T/S/R等の他の μP 監視回路を使用して下さい。

バックアップバッテリーの交換

V_{CC} に正常な電圧が印加されており、VBATTが0.1 μF のコンデンサでデカップリングされている場合、RESET/ $\overline{RESET}$ をトリガする恐れなくバックアップ電源を交換できます。 V_{CC} が V_{SW} 以上であれば、バッテリーバックアップモードには入りません。

パワーフェイルコンパレータへのヒステリシスの追加

パワーフェイルコンパレータは10mVの標準入力ヒステリシスを備えています。この値は電源が外付け抵抗分圧器によって監視されるほとんどのアプリケーションにおいて充分です(“他電源の監視”の項を参照)。

ノイズマージンの追加が必要な場合、図4aのように $\overline{PFO}$ とPFIの間に抵抗を接続して下さい。 V_{IN} がトリップポイント(V_{TRIP})に低下した時PFIが1.237V(V_{PFT})になるように $R1$ と $R2$ の比を設定して下さい。 $R3$ によりヒステリシスが加わり、また $R3$ の標準値は $R1$ 及び $R2$ の10倍以上になります。このヒステリシスウインドウは、もとのトリップポイント(V_{TRIP})より上(V_H)下(V_L)に拡張されます。

図4bのように $R3$ と直列に1個のダイオードを接続することにより、低トリップポイント(V_L)をヒステリシス無しでトリップポイント(V_{TRIP})と一致させることができます。よって




図3. バックアップ電源へのスーパーキャップの使用

全ヒステリシスウィンドウは、 V_{TRIP} より上になります。この方法は電圧低下を監視する際、パワーフェイルスレッシュショルドの精度を低下させることなくノイズマージンを追加することができます。これは電圧がスレッシュショルド以下に低下する場合での、高精度な監視に適しています。

R1及びR2を流れる電流は少なくとも $1\mu A$ にし、 $25nA$ (全温度範囲での最大値)のPFI入力電流によってトリップポイントが移動しないようにします。R3はPFO端子が過負荷にならないために、 $10k\Omega$ 以上でなければなりません。コンデンサC1によりノイズ除去がさらに加えられます。

他電源の監視

この μP 監視回路はPFIでの電圧分圧器を使用して正及び負の電源を監視することができ、 $\overline{PFO}$ は μP へのインタラプトを発生するのに使用できます(図5)。MAX704及びMAX806で $\overline{PFO}$ をMRに接続することによって、監視される電源が許容誤差を越えた時リセットを実行します。 $\overline{PFO}$ がMRを“ロー”に維持している間、及び $\overline{PFO}$ が“ハイ”になった後も200msの間リセットは実行されたままです。

双方向リセットピンを備えた μP へのインタフェース

双方向リセットピンを備えた μP 、例えばモトローラ社の68HC11シリーズを、MAX690/MAX704/MAX802/MAX806のRESET出力と接続することができます。例えば、RESET出力がハイに駆動され、 μP がその出力を“ロー”にした場合には、結果として不定のロジックレベルになります。この場合には、図6に示すようにRESET出力と μP のリセットI/O間に $4.7k\Omega$ の抵抗を挿入することで解決できます。他のシステム部品へ出力する場合はRESETをバッファしてください。

V_{CC}の負への遷移

パワーアップ、パワーダウン、異常電圧時に μP に対しリセットパルスが送られている間、この監視回路は、短期間の負への V_{CC} 遷移(グリッチ)からは比較的影響を受けません。 V_{CC} に僅かなグリッチが発生した場合、 μP をリセットすることは望ましくありません。

図7は最大トランジェント期間vs.リセットコンパレータ・オーバドライブ(これによりリセットパルスは発生しません)を示しています。このグラフは、3.3Vからリセットスレッシュショルド以下に示された値だけ(リセットコンパレータのオーバドライブ)負へ遷移する V_{CC} パルスを使用したものです。このグラフはリセットパルスが発生することなく負に遷移する V_{CC} の最大パルス幅を示しています。遷移の振幅が増加するにつれ(例えば、リセットスレッシュショルドよりかなり下まで)、最大パルス幅は減少します。通常、リセットスレッシュショルドより100mV以下までの V_{CC} の遷移で $40\mu s$ 間の継続によっては、リセットパルスは発生しません。

$0.1\mu F$ のバイパスコンデンサを V_{CC} に近づけて実装することで、さらに遷移による影響を防ぐことができます。

3.0V/3.3V マイクロプロセッサ監視回路




図4. a) パワーフェイルコンパレータへのヒステリシスの追加 b) V_{PFT} 以上へのヒステリシスのシフト




図5. 他電源を監視するためのパワーフェイルコンパレータの使用




図6. 双方向リセット I/O を備えた μP へのインタフェース

標準動作回路 (続き)





図7. リセットパルスを発生しないための最大トランジェント期間 vs. リセットコンパレータのオーバドライブ

3.0V/3.3V マイクロプロセッサ監視回路


型番(続き)

PART**	TEMP. RANGE	PIN-PACKAGE
MAX704_CPA	0°C to +70°C	8 Plastic DIP
MAX704_CSA	0°C to +70°C	8 SO
MAX704_C/D	0°C to +70°C	Dice*
MAX704_EPA	-40°C to +85°C	8 Plastic DIP
MAX704_ESA	-40°C to +85°C	8 SO
MAX704_MJA	-55°C to +125°C	8 Cerdip
MAX802_CPA	0°C to +70°C	8 Plastic DIP
MAX802_CSA	0°C to +70°C	8 SO
MAX802_C/D	0°C to +70°C	Dice*
MAX802_EPA	-40°C to +85°C	8 Plastic DIP
MAX802_ESA	-40°C to +85°C	8 SO
MAX802_MJA	-55°C to +125°C	8 Cerdip
MAX804_CPA	0°C to +70°C	8 Plastic DIP
MAX804_CSA	0°C to +70°C	8 SO
MAX804_C/D	0°C to +70°C	Dice*
MAX804_EPA	-40°C to +85°C	8 Plastic DIP
MAX804_ESA	-40°C to +85°C	8 SO
MAX804_MJA	-55°C to +125°C	8 Cerdip
MAX805_CPA	0°C to +70°C	8 Plastic DIP
MAX805_CSA	0°C to +70°C	8 SO
MAX805_C/D	0°C to +70°C	Dice*
MAX805_EPA	-40°C to +85°C	8 Plastic DIP
MAX805_ESA	-40°C to +85°C	8 SO
MAX805_MJA	-55°C to +125°C	8 Cerdip
MAX806_CPA	0°C to +70°C	8 Plastic DIP
MAX806_CSA	0°C to +70°C	8 SO
MAX806_C/D	0°C to +70°C	Dice*
MAX806_EPA	-40°C to +85°C	8 Plastic DIP
MAX806_ESA	-40°C to +85°C	8 SO
MAX806_MJA	-55°C to +125°C	8 Cerdip

* Contact factory for dice specifications.

** These parts offer a choice of reset threshold voltage. Select the letter corresponding to the desired nominal reset threshold voltage (T = 3.075V, S = 2.925V, R = 2.625V) and insert it into the blank to complete the part number.

チップ構造図



() ARE FOR MAX804T/S/R, MAX805T/S/R.

[] ARE FOR MAX704T/S/R, MAX806T/S/R.

TRANSISTOR COUNT: 802;

SUBSTRATE IS CONNECTED TO THE HIGHER OF V_{CC} OR V_{BATT} , AND MUST BE FLOATED IN ANY HYBRID DESIGN.

販売代理店

マキシム・ジャパン株式会社

〒169 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are implied. Maxim reserves the right to change the circuitry and specifications without notice at any time.

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086(408)737-7600