

W77E58 中文手册


简介:

77E58 与标准 8051 相兼容的全新核心的微处理器。由于去掉了多余的存储器周期和运算周期,它在相同周期里执行 8051 的指令比最初的 8051 快得多。典型的指令周期 77E58 比 8051 快 1.5 到 3 倍。电源消耗也做了改进采用静态 COMS 设计。可以工作于较低的时钟频率下。32K 的 EEPROM 程序段和 1K 的外部 SRAM 可以省去外部的扩展存储器。并可以为使用者保留更多的引脚。


特点:

- 1、8 位处理器
- 2、最高 40M 时钟, 4 机器周期的指令执行速度
- 3、与标准 8051 兼容的管脚。
- 4、与 8051 兼容的指令
- 5、4 个 8 位 I/O 口
- 6、扩展的 4 位 I/O 和等待信号线 (44 脚的 PLCC 或 QFP 封装提供)。
- 7、三个 16 位计数/时器
- 8、12 级中断
- 9、片上时钟源
- 10、两个增强的双工串口
- 11、1K 的片上外部存储器
- 12、可编程看门狗
- 13、两个全速 16 位数据指针 DPTR
- 14、外部数据访问周期可编程
- 15、封装:
DIP40: W77E58-25/40
PLCC44: W77E58P-25/40
QFP44: W77E58F-25/40


40-Pin DIP (W77E58)



44-Pin PLCC (W77E58P)



44-Pin QFP (W77E58F)



引脚描述:

/EA I 当为高时，使用内部 ROM，为低时，使用外部 ROM

/PSEN O 程序 ROM 片选。当使用外部 ROM 时，执行 MOV C 指令或者读指令时，/PSEN 用来使能外部存储器。如果使用内部 ROM，/PSEN 无信号。

ALE O 数据锁存使能。

RST O 高电平使 CPU 复位

P0

P1: I/O P1 口有强上拉电阻

 P1.0: 计数器 2 引脚

 P1.1: 计数器 2 重装/捕获/计数方向控制脚

 P1.2: 串口 1 收

 P1.3: 串口 1 发

 P1.4: 扩展中断 2

 /P1.5: 扩展中断 3

 P1.6: 扩展中断 4

 /P1.7: 扩展中断 5

P4.0—P4.3 I/O 4 位 I/O 口。P4.0 也作为等待信号脚。

注意：串口 0 的波特率发生器可用计数器 1 或 2。但串口 1 的波特率发生器只能用计数器 1。

特殊寄存器：

	8/0	9/1	A/2	B/3	C/4	D/5	E/6	F/7
F8	EIP							
F0	B							
E8	EIE							
E0	ACC							
D8	WDCON							
D0	PSW							
C8	T2CON	T2MOD	RCAP2L	RCAP2H	TL2	TH2		
C0	SCON1	SBUF1	ROMMAP		PMR	STATUS		TA
B8	IP	SADEN	SADEN					
B0	P3							
A8	IE	SADDR	SADDR1					
A0	P2					P4		
98	SCON0	SBUF						
90	P1	EXIF						
88	TCON	TMOD	TL0	TL1	TH0	TH1	CKCON	
80	P0	SP	DPL	DPH	DPL1	DPH1	DPS	PCON

时钟控制(CKCON):

7	6	5	4	3	2	1	0
WD1	WD0	T2M	T1M	T0M	MD2	MD1	MD0

地址:8Eh

WD1 和 WD0: 看门狗模式选择位:这些位决定了看门狗计时器的时间输出周期.在所有的四个周期模式设置中,复位输出时间比中断周期多 512 个时钟周期(即当时钟中断周期和看门狗的复位周期相同时,程序有足够的时间去复位看门狗).

WD1	WD0	中断周期	WD 复位周期
0	0	2^{17}	$2^{17}+512$
0	1	2^{20}	$2^{20}+512$
1	0	2^{23}	$2^{23}+512$

1

1

2²⁶

2²⁶+512

T2M: 计数器 2 的时钟选择位:为 1 时将时钟周期 4 分频作为输入,为 2 时将时钟周期 12 分频后作为输入

T1M: 计数器 1 的时钟选择位:为 1 时将时钟周期 4 分频作为输入,为 2 时将时钟周期 12 分频后作为输入

T0M: 计数器 0 的时钟选择位:为 1 时将时钟周期 4 分频作为输入,为 2 时将时钟周期 12 分频后作为输入

MD2-0: MOVX 延时位.这三个位用来选择 MOVX 命令的等待延时值.使用合适的 MOVX 延时,使用者可以让 77e58 和低速的存储器或器件接口.而不用插入额外的等待周期./RD 或 /WR 将适应所选的时序周期.当 77E58 与片内 SRAM 接口时,MOVX 为两个机器周期.默认的延时值为 1(3 个机器周期).如果要更快的接口速度,可以设置为 0.

MD2	MD1	MD0	对应值	MOVX 所用机器周期
0	0	0	0	2
0	0	1	1	3
0	1	0	2	4
0	1	1	3	5
1	0	0	4	6
1	0	1	5	7
1	1	0	6	8
1	1	1	7	9

数据指针 DPH1 和 DPL1:

DPH1:

7	6	5	4	3	2	1	0
DPH1.7	DPH1.6	DPH1.5	DPH1.4	DPH1.3	DPH1.2	DPH1.1	DPH1.0

地址::85H

DPL1:

7	6	5	4	3	2	1	0
DPL1.7	DPL1.6	DPL1.5	DPL1.4	DPL1.3	DPL1.2	DPL1.1	DPL1.0

地址:86H

DPTR1: 新增的 16 位的数据指针.,通过设置 DPS,可在 DPTR 和 DPTR1 间切换,当 DPS 位为 1 时,DPTR 指令中的 DPTR 寄存器由 DPTR1 取代.当 DPTR1 不需要时,可象普通寄存器一样使用.

数据指针选择位 DPS:

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	DPS.0

地址:86h

该位选择是否用 DPLDPH 还是 DPL1/DPH1 作为当前数据指针.当为 1 时.DPL1/DPH1 被选,否则 DPL/DPH 被选..

DPS 的 1-7 保留,为 0;

电源控制寄存器:PCON

7	6	5	4	3	2	1	0
SMOD	SMOD0	-	-	GF1	GF0	PD	IDL

地址:87H

SMOD:当设为 1 时,工作于方式 1,2,3 的串口速率倍增.

SMOD0:帧错误校验使能位:当 SMOD0 设为 1,SCON.7(SCON1.7)指示一个帧停止错误.称为 FE(FE_1(t 停止错误))标识位.当 SMOD0 为 0,SCON.7(SCON1.7)作为标准 8052 位.

GF1-0:通用标志位

PD:POWER DOWN 位,置 1 后所有时钟停止,程序停止工作.

IDL:置 1 后进入休眠态,程序停止.但时钟,计时器和中断控制器继续运行.

计数器寄存器 TCON:

7	6	5	4	3	2	1	0
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0

地址 88H

同标准 8051.

计数器模式控制位:TMOD

7	6	5	4	3	2	1	0
GATE	C/T	M1	M0	GATE	C/T	M1	M0

地址 89H

同标准 8051.

P1 口

7	6	5	4	3	2	1	0
P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0

地址:90H

P1.7-1.0:一般用作 I/O 口.当这个端口得到数据时,大多数指令会去读这个端口引脚..这里一些脚扩展了输入输出功能.这些扩展功能描述如下:

P1.0:T2 计时器/计数器 2 扩展 I/O 口.

P1.1:T2EX 计时器/计数器 2 复位/触发脚位.

P1.2:RXD1 串口 1 收。

P1.3:TXD1 串口 1 发。

P1.4:INT2: 扩展中断 2;

P1.5: /INT3 扩展中断 3

P1.6: INT4 扩展中断 4

P1.7:/INT5 扩展中断 5

扩展中断标志寄存器: EXIF

7	6	5	4	3	2	1	0
IE5	IE4	IE3	IE2	XT/ RG	PRGMD	RGSL	—

地址: 91H

IE5: 扩展中断 5 标志位。当 INT5 有下降沿时，由硬件置 1。

IE4: 扩展中断 4 标志位。当 INT5 有上升沿时，由硬件置 1。

IE3: 扩展中断 3 标志位。当 INT5 有下降沿时，由硬件置 1。

IE2: 扩展中断 2 标志位。当 INT5 有上升沿时，由硬件置 1。

XT/~~RG~~:晶振/RC 振荡器选择。设置该位为 1 选择晶振或者外部时钟作为系统时钟。清该位选择片内 RC 振荡源作为时钟源。在该位为 1 时，XTUP（STATUS.4）必须置 1。XTOFF（PMR.3）必须为 0。

RGMD: RC 模式方式位。该位指示了该处理器的时钟源。CPU 的时钟源为外部时钟时该位为 0。。用片上时钟时，该位为 1。当刚加电时。该位为 0。除了掉电复位外，其他复位方式不会改变该位的值。

串口控制位: SCON

SM0/FE: 串口 0。方式 0 位或者帧错误标志位。在特殊寄存器 PCON 的 SMOD0 决定该位是作方式 0 还是作为校验位。当作为错误帧校验，当收到一个错误的停止位时该位为 1。该位必须用软件清除。

SM1、SM2: 串口模式位

SM0	SM1	模式	描述	帧长	速率
0	0	0	同步	8	时钟 4/12 分频
0	1	1	异步	10	自定
1	0	2	异步	11	时钟 64/32 分频
1	1	3	异步	11	自定

模式 1 和模式 3（当 SM2 为 1 时）为多机通信模式。当为多机模式时，如果收到的第 9 位为 0 时，收中断将不作用。在模式 1，如果第 9 位不是 0，收中断将不作用。

中断优先 IP:

7	6	5	4	3	2	1	0
——	PS1	PT2	PS	PT1	PX1	PT0	PX0

地址: B8H

IP.7: 无效，为高

PS1: 该位为 1 时，串口 1 有较高优先权。

PT2: 该位为 1 时，计数器 2 有较高优先权。

PS : 该位为 1 时，串口 0 有较高优先权。

PT1: 该位为 1 时，计数器 1 有较高优先权。

PX1: 该位为 1 时，扩展中断 1 有较高优先权。

PT0: 该位为 1 时，计数器 0 有较高优先权。

PX0: 该位为 1 时，扩展中断 0 有较高优先权。

P4 口

7	6	5	4	3	2	1	0
——	——	——	——	P4.3	P4.2	P4.1	P4.0

地址: A5H

P4.3:口 4 是一个内置上拉的 I / O 口。但 P4 不能位寻址（比如 SETB 或 CLR）。

IE 中断使能:

7	6	5	4	3	2	1	0
EA	ES1	ET2	ES	ET1	EX1	ET0	EX0

地址 A8H

EA 全局中断使能

ES1: 串口 1 中断使能

ET2: 计数器 2 中断使能

ES : 串口 0 中断使能

ET1: 计数器 1 中断使能

ET0: 使能外部中断 1

ET0: 计数器 0 中断使能

EX0: 使能外部中断 0

Stave Address 从地址寄存器:

名字: SADDR

地址: A9H

SADDR: 可以为编程赋予地址, 指出哪个从处理器被指派。

从机地址掩码 SADEN:

7 6 5 4 3 2 1 0

地址: B9H

SADEN: 该寄存器使能了串口 0 的地址自动识别功能。当 SADEN 的某一位设为 1, 相应的 SADDR 位将和串行进入的数据比较。当 SADEN 的某一位为 0。那么该位在进行比较时将忽略。当 SADEN 为 0, 任何输入数据都将引起中断。

从机地址掩码 SADEN1:

7 6 5 4 3 2 1 0

地址: BAH

SADEN1: 该寄存器使能了串口 1 的地址自动识别功能。当 SADEN1 的某一位设为 1, 相应的 SADDR 位将和串行进入的数据比较。当 SADEN1 的某一位为 0。那么该位在进行比较时将忽略。当 SADEN1 为 0, 任何输入数据都将引起中断。

串口 1 控制位 SCON1:

Bit:	7	6	5	4	3	2	1	0
	SM0_1/FE_1	SM1_1	SM2_1	REN_1	TB8_1	RB8_1	TI_1	RI_1

地址: C0H

SM0_1/FE_1: 串口 1。方式 0 位或者帧错误标志位。在特殊寄存器 PCON SFR 的 SMOD0 决定该位是作方式 0 还是作为校验位。当作为错误帧校验, 当收到一个错误的停止位时该位为 1。该位必须用软件清除。

SM1、SM2: 串口模式位

	SM0	SM1	模式	描述	帧长	速率
	0	0	0	同步	8	时钟 4/12 分频
	0	1	1	异步	10	自定
	1	0	2	异步	11	时钟 64/32 分频
	1	1	3	异步	11	自定

模式 1 和模式 3 (当 SM2 为 1 时) 为多机通信模式。当为多机模式时, 如果收到的第 9 位为 0 时, 收中断将不作用。在模式 1, 如果第 9 位不是 0, 收中断将不作用。在方式 0, SM2_1 位控制了串口 1 的时钟。如果为 0, 串口工作于 12 分频模式。这就相当于标准的 8052 串口。当为 1 时, 串口时钟为振荡的 4 分频。这个速度比同步串口还快。

REN_1: 收使能: 当为 1 时, 串口 1 使能。否则被禁。

TB8_1: 串行帧第 9 位。在模式 2 和 3 时, 该位被发出。该位由软件置位。

RB8_1: 在模式 2 或 3, 收到的是帧的第 9 位。如果 SM2_1=0, RB8_1 作为停止位被接收。在方式 0, 无效。

TI_1: 发送中断标志位。该位在发送完一帧后被置位。该位由软件清除。

RI_1: 收中断标志位。该位在收完一帧后被置位。该位由软件清除。

串行数据缓冲单元 SBUF1

7	6	5	4	3	2	1	0
SBUF1.7	SBUF1.6	SBUF1.5	SBUF1.4	SBUF1.3	SBUF1.2	SBUF1.1	SBUF1.0

地址：C1H

ROMMAP:

Bit:	7	6	5	4	3	2	1	0
	WS	1	-	-	-	1	1	0

地址 C2H

WS: 等待状态使能。当该位为 1 时，作为 /WAIT 的 P4.0 脚使能。当执行 MOVX 时，这个脚对等待状态采样。该位保证了存取数据的可靠。

电源管理寄存器 PMR:

Bit:	7	6	5	4	3	2	1	0
	CD1	CD0	SWB	-	XTOFF	ALE-OFF	-	DME0

地址：C4H

CD1, CD0: 时钟分频控制，这些位选择了一个机器周期所需的时钟周期数。这里有三种模式：4、64、或 1024 时钟周期/机器周期。在这几种模式间切换时，必须先切换回 4 分频模式。比如，要从 64 分频切换到 1024 分频前必须先 64 分频切换到 4 分频，然后从 4 分频切换到 1024。

CD1	CD0	时钟周期/机器周期
0	0	Reserved
0	1	4
1	0	64
1	1	1024

SWB: 切换使能，该位为 1 时，允许一个外部中断或者串口强行将 CD1、CD0 设置为 4 分频。该位会在外部中断发生后切换到中断服务程序时被处理器识别。当是一个串行收中断时，这个切换会在下一帧起始位的下降沿发生。

XTOFF: 振荡锁存无效。该位只能在处理器使用 RC 振荡器时置 1。该位清为 0 时重启振荡锁存，XTUP (STATUS.4) 位将在锁存器准备好后置 1。

ALEOFF: 该位为 1 时禁止处理器在对所有内部数据和程序操作时的 ALE 信号。对外部数据存储器操作时将忽略 ALEOFF 而自动启用 ALE。

DME0: 该位决定是否使用片内的 1k “MOVX SRAM”。为 1 时使用，为 0 则不用。

中断状态寄存器 STATUS:

Bit:	7	6	5	4	3	2	1	0
	-	HIP	LIP	XTUP	SPTA1	SPRA1	SPTA0	SPRA0

地址：C5H

HIP: 高中断优先级。为 1 时，指出正在执行一个高优先级的中断。该位会在执行 RETI 指令后清 0。

LIP: 低中断优先级。为 1 时，指出正在执行一个低优先级的中断。该位会在执行 RETI 指令后清 0。

XTUP: 振荡器锁相环准备好状态，当为 1 时，表示 CPU 知道锁相环时钟准备好。该位在每次从掉电状态恢复或者 XTOFF 位为 1 后锁相环重启时由硬件清 0，该位防止由软件设置 XT/RG 位使 CPU 由锁相环作为时钟源运行时出错

SPTA1: 串口 1 收数据有效.当串口 1 发完一帧时, 该位置 1。该位当 TI_1 由硬件置 1 时该位被清 0。当该位为 1 并且 SWB=1 时改变时钟分频控制寄存器 CD0 和 CD1 的操作将会被忽略。

SPRA1: 串口 1 收数据有效.当串口 1 收到一个有效的 8 位码时, 该位置 1。该位当 RI_1 由硬件置 1 时被清 0。当该位为 1 并且 SWB=1 时改变时钟分频控制寄存器 CD0 和 CD1 的操作将会被忽略。

SPRA0: 串口 0 收数据有效.当串口 0 发完一帧时, 该位置 1。该位当 RI 由硬件置 1 时该位被清 0。当该位为 1 并且 SWB=1 时改变时钟分频控制寄存器 CD0 和 CD1 的操作将会被忽略。

SPTA0: 串口 0 收数据有效.当串口 0 发完一帧时, 该位置 1。该位当 TI 由硬件置 1 时该位被清 0。当该位为 1 并且 SWB=1 时改变时钟分频控制寄存器 CD0 和 CD1 的操作将会被忽略。

计时通道 TA

Bit:	7	6	5	4	3	2	1	0
	TA.7	TA.6	TA.5	TA.4	TA.3	TA.2	TA.1	TA.0

地址: C7H

TA: 该计时通道控制了比特保护位的写入。要想在这些位写入数据, 必须先向 TA 写入 AAH, 紧接着写入 55H 然后通道在接下的三个机器周期中打开。在这段时间内可写入数据。

定时器 2 控制位 T2CON:

Bit:	7	6	5	4	3	2	1	0
	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C / $\overline{T2}$	CP / $\overline{RL2}$

地址: C8H

TF2: 计时器 2 溢出位: 该位在计数器 2 溢出时置 1。作为计数器该位也会在下降沿记满后置位。该位只有当 RCLK 和 TCLK 都为 0 时置位。该位只能用软件清 0, 但也可用软件置 1。

EXF2: 计数器扩展标志位。根据 CP/RL2, EXEN2 和 DCEN 位, 当在 T2EX 脚 (P1.1) 上有负跳变时或者计数器 2 溢出使该位置 1。该位只能用软件清 0。如果相应中断打开, 当该位置位或者 T2EX 上有负跳变时就会引一个起计数器中断。

RCLK: 收时钟选择标志位: 该位决定了当串口 0 工作于方式 1 或者 3 下的收数据波特率依据。如果为 0, 计数器 1 的溢出作为波特率发生器。为 1 时使用计数器 2 作为波特率发生器。

TCLK: 发时钟选择标志位: 该位决定了当串口 0 工作于方式 1 或者 3 下的发数据波特率依据。如果为 0, 计数器 1 的溢出作为波特率发生器。为 1 时使用计数器 2 作为波特率发生器。

EXEN2: 计时器 2 外部使能位: 当计时器 2 不作为波特率发生器时, 该位使能了 T2EX 脚的采样/重装功能。当该位为 0 时, 不对 T2EX 采样。否则在 T2EX 上发生的负跳变时计数器 2 将加 1 或重装。

TR2: 计数器 2 的运行控制位。当为 0 时计数器 2 停止计数并保持。

C/T2: 计数器/计时器模式选择位。当作为波特率发生器时, 该位忽略, 计时器 2 工作于 2 分频下。否则当该位为 0 时, 作为计时器, 分频数取决于 T2M 位 (CKCON.5), 为 1 時計 T2 脚的下降沿数。

CP/RL2: 侦测/重装选择位。该位决定了计时器 2 是工作于重装还是侦测状态。如果 RCLK 或者 TCLK 被设为 1。该位被忽略并工作于自动重装模式。否则如果为 0, 当 EXEN1 为 1 时, 计时器计满或者 T2EX 脚有下降沿它会自动重装。如果该位为 1 且 EXEN2 为 1 时, T2EX 脚有下降沿时计时器加 1。

计数器 2 模式选择位 T2MOD

Bit:	7	6	5	4	3	2	1	0
	HC5	HC4	HC3	HC2	T2CR	-	T2OE	DCEN

地址：C9H

HC5: 允许硬件清 INT5 位，将该位置位后，当 CPU 响应外部中断 5 时，硬件将自动将中断 5 标志位清 0。

HC4: 允许硬件清 INT4 位，将该位置位后，当 CPU 响应外部中断 4 时，硬件将自动将中断 4 标志位清 0。

HC3: 允许硬件清 INT3 位，将该位置位后，当 CPU 响应外部中断 3 时，硬件将自动将中断 3 标志位清 0。

HC2: 允许硬件清 INT2 位，将该位置位后，当 CPU 响应外部中断 2 时，硬件将自动将中断 2 标志位清 0。

T2CR: 计数器 2 重启标志。在计数器 2 的计数模式下该位决定当 TH2 和 TL2 重装入计数器 2 寄存器时是否自动硬件复位。

DCEN: 记数方向控制:该位和 T2EX 配合，控制计数器在 16 位自动重装模式下的记数方向（加还是减）。

计时器 2 计数值初始寄存低位 RCAP2L:

Bit:	7	6	5	4	3	2	1	0
	RCAP2L.7	RCAP2L.6	RCAP2L.5	RCAP2L.4	RCAP2L.3	RCAP2L.2	RCAP2L.1	RCAP2L.0

地址：CAH

RCAP2L: 该寄存器在计时器用作计数模式时用来采集 TL2 的值。当计时器 2 配置为 16 位自动重装时 RCAP2L 可用来作为 16 位重装的初始寄存器低位（TL2）

计时器 2 计数值初始寄存高位 RCAP2H:

Bit:	7	6	5	4	3	2	1	0
	RCAP2H.7	RCAP2H.6	RCAP2H.5	RCAP2H.4	RCAP2H.3	RCAP2H.2	RCAP2H.1	RCAP2H.0

地址：CBH

RCAP2L: 该寄存器在计时器用作计数模式时用来采集 TH2 的值。当计时器 2 配置为 16 位自动重装时 RCAP2L 可用来作为 16 位重装的初始寄存器高位（TH2）。

计时器 2 低位 TL2:

Bit:	7	6	5	4	3	2	1	0
	TL2.7	TL2.6	TL2.5	TL2.4	TL2.3	TL2.2	TL2.1	TL2.0

地址：CCH

计时器 2 高位 TH2:

Bit:	7	6	5	4	3	2	1	0
	TH2.7	TH2.6	TH2.5	TH2.4	TH2.3	TH2.2	TH2.1	TH2.0

地址：CDH

程序状态字 PSW

Bit	7	6	5	4	3	2	1	0
	CY	AC	F0	RS1	RS0	OV	F1	P

地址：D0H

看门狗控制寄存器 WDCON

Bit	7	6	5	4	3	2	1	0
	SMOD_1	POR	-	-	WDIF	WTRF	EWT	RWT

地址：D8H

SMOD_1: 当该位为 1 时，工作于模式 1、2、3 下的串口 1 波特率倍增。

POR: 掉电复位标识：当上电时，该位硬件置位。该标志位可以由软件读。但软件只能清 0。

WDIF: 看门狗中断标志。当看门狗中断打开时，硬件置该位，看门狗中断发生。当中断禁止，该位指出定时时间到。该位必须软件清 0

WDRF: 看门狗复位标志。当看门狗将 CPU 复位硬件后，该位硬件置位。该位仅由软件清除。掉电复位将该位清 0。该位帮助软件指出复位的渠道。如果 EWT 为 0，该位无效。

EWT: 置 1 时看门狗复位功能有效。

RWT: 看门狗计数器复位。该位将看门狗复位到可知状态。也可用来在看门狗定时时间到前复位看门狗（喂狗）。如果超过复位时间未操作，将引起看门狗中断。如果 EWDI（EIE.4）置位且在 EWT 置位下看门狗被复位，那么 512 个时钟周期后该位清 0。

看门狗的特殊寄存器在发生外部复位时置为 0x0x0x0B。WTRF 在看门狗复位 CPU 后置 1 而在掉电复位时为 0；且在其他复位方式下不变。EWT 在掉电复位后为 0，其他复位方式下不变。

看门狗的所有特殊寄存器无条件被读。但 POR、EWT、WDIF 和 RWT 为写计时通道所保护。其保留位对写无限制。

累加器 ACC

Bit	7	6	5	4	3	2	1	0
	ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0

地址：E0H

扩展中断使能寄存器 EIE:

Bit	7	6	5	4	3	2	1	0
	-	-	-	EWDI	EX5	EX4	EX3	EX2

地址 E8H

EIE.7—5: 保留，为 1

EWDI: 看门狗中断能

EX5: 扩展中断 5 使能

EX4: 扩展中断 4 使能

EX3: 扩展中断 3 使能

EX2: 扩展中断 2 使能

B 寄存器:

Bit:	7	6	5	4	3	2	1	0
	B.7	B.6	B.5	B.4	B.3	B.2	B.1	B.0

地址：F0H

扩展中断优先级寄存器 EIP

Bit:	7	6	5	4	3	2	1	0
	-	-	-	PWDI	PX5	PX4	PX3	PX2

地址 F8H

EIE.7—5：保留，为 1

EWDI：看门狗中断优先级

EX5：扩展中断 5 优先级。0 为低；1 为高优先级

EX4：扩展中断 4 优先级。0 为低；1 为高优先级

EX3：扩展中断 3 优先级。0 为低；1 为高优先级

EX2：扩展中断 2 优先级。0 为低；1 为高优先级

指令周期表：

指令	16 进制码	长度	77E58 机器周期	77E58 时钟周期	8032 时钟周期	8032/77E58
NOP	00	1	1	4	12	3
ADD A, R0	28	1	1	4	12	3
ADD A, R1	29	1	1	4	12	3
ADD A, R2	2A	1	1	4	12	3
ADD A, R3	2B	1	1	4	12	3
ADD A, R4	2C	1	1	4	12	3
ADD A, R5	2D	1	1	4	12	3
ADD A, R6	2E	1	1	4	12	3
ADD A, R7	2F	1	1	4	12	3
ADD A, @R0	26	1	1	4	12	3
ADD A, @R1	27	1	1	4	12	3
ADD A, direct	25	2	2	8	12	1.5
ADD A, #data	24	2	2	8	12	1.5
ADDC A, R0	38	1	1	4	12	3
ADDC A, R1	39	1	1	4	12	3
ADDC A, R2	3A	1	1	4	12	3
ADDC A, R3	3B	1	1	4	12	3
ADDC A, R4	3C	1	1	4	12	3
ADDC A, R5	3D	1	1	4	12	3
ADDC A, R6	3E	1	1	4	12	3
ADDC A, R7	3F	1	1	4	12	3

CLR A	E4	1	1	4	12	3
CPL A	F4	1	1	4	12	3
CLR C	C3	1	1	4	12	3
CLR bit	C2	2	2	8	12	1.5
CPL C	B3	1	1	4	12	3
CPL bit	B2	2	2	8	12	1.5
DEC A	14	1	1	4	12	3
DEC R0	18	1	1	4	12	3
DEC R1	19	1	1	4	12	3
DEC R2	1A	1	1	4	12	3
DEC R3	1B	1	1	4	12	3
DEC R4	1C	1	1	4	12	3
DEC R5	1D	1	1	4	12	3
DEC R6	1E	1	1	4	12	3
DEC R7	1F	1	1	4	12	3
DEC @R0	16	1	1	4	12	3
DEC @R1	17	1	1	4	12	3
DEC direct	15	2	2	8	12	1.5
DEC DPTR	A5	1	2	8	-	-
DIV AB	84	1	5	20	48	2.4
DA A	D4	1	1	4	12	3
DJNZ R0, rel	D8	2	3	12	24	2
DJNZ R1, rel	D9	2	3	12	24	2
DJNZ R5, rel	DD	2	3	12	24	2
DJNZ R2, rel	DA	2	3	12	24	2
DJNZ R3, rel	DB	2	3	12	24	2
DJNZ R4, rel	DC	2	3	12	24	2
DJNZ R6, rel	DE	2	3	12	24	2
DJNZ R7, rel	DF	2	3	12	24	2
DJNZ direct, rel	D5	3	4	16	24	1.5
INC A	04	1	1	4	12	3
INC R0	08	1	1	4	12	3
INC R1	09	1	1	4	12	3
INC R2	0A	1	1	4	12	3
INC R3	0B	1	1	4	12	3
INC R4	0C	1	1	4	12	3

INC R6	0E	1	1	4	12	3
INC R7	0F	1	1	4	12	3
INC @R0	06	1	1	4	12	3
INC @R1	07	1	1	4	12	3
INC direct	05	2	2	8	12	1.5
INC DPTR	A3	1	2	8	24	3
JMP @A+DPTR	73	1	2	8	24	3
JZ rel	60	2	3	12	24	2
JNZ rel	70	2	3	12	24	2
JC rel	40	2	3	12	24	2
JNC rel	50	2	3	12	24	2
JB bit, rel	20	3	4	16	24	1.5
JNB bit, rel	30	3	4	16	24	1.5
JBC bit, rel	10	3	4	16	24	1.5
LCALL addr16	12	3	4	16	24	1.5
LJMP addr16	02	3	4	16	24	1.5
MUL AB	A4	1	5	20	48	2.4
MOV A, R0	E8	1	1	4	12	3
MOV A, R1	E9	1	1	4	12	3
MOV A, R2	EA	1	1	4	12	3
MOV A, R3	EB	1	1	4	12	3
MOV A, R4	EC	1	1	4	12	3
MOV A, R5	ED	1	1	4	12	3
MOV A, R6	EE	1	1	4	12	3
MOV A, R7	EF	1	1	4	12	3
MOV A, @R0	E6	1	1	4	12	3
MOV A, @R1	E7	1	1	4	12	3
MOV A, direct	E5	2	2	8	12	1.5
MOV A, #data	74	2	2	8	12	1.5
MOV R0, A	F8	1	1	4	12	3
MOV R1, A	F9	1	1	4	12	3
MOV R2, A	FA	1	1	4	12	3
MOV R3, A	FB	1	1	4	12	3
MOV R4, A	FC	1	1	4	12	3
MOV R5, A	FD	1	1	4	12	3
MOV R6, A	FE	1	1	4	12	3
MOV R7, A	FF	1	1	4	12	3

MOVX A, @R0	E2	1	2 - 9	8 - 36	24	3 - 0.66
MOVX A, @R1	E3	1	2 - 9	8 - 36	24	3 - 0.66
MOVX A, @DPTR	E0	1	2 - 9	8 - 36	24	3 - 0.66
MOVX @R0, A	F2	1	2 - 9	8 - 36	24	3 - 0.66
MOVX @R1, A	F3	1	2 - 9	8 - 36	24	3 - 0.66
MOVX @DPTR, A	F0	1	2 - 9	8 - 36	24	3 - 0.66
MOV C, bit	A2	2	2	8	12	1.5
MOV bit, C	92	2	2	8	24	3
ORL A, R0	48	1	1	4	12	3
ORL A, R1	49	1	1	4	12	3
ORL A, R2	4A	1	1	4	12	3
ORL A, R3	4B	1	1	4	12	3
ORL A, R4	4C	1	1	4	12	3
ORL A, R5	4D	1	1	4	12	3
ORL A, R6	4E	1	1	4	12	3
ORL A, R7	4F	1	1	4	12	3
ORL A, @R0	46	1	1	4	12	3
ORL A, @R1	47	1	1	4	12	3
ORL A, direct	45	2	2	8	12	1.5
ORL A, #data	44	2	2	8	12	1.5
ORL direct, A	42	2	2	8	12	1.5
ORL direct, #data	43	3	3	12	24	2
ORL C, bit	72	2	2	8	24	3
ORL C, /bit	A0	2	2	6	24	3
PUSH direct	C0	2	2	8	24	3
POP direct	D0	2	2	8	24	3
RET	22	1	2	8	24	3
RETI	32	1	2	8	24	3
RL A	23	1	1	4	12	3
RLC A	33	1	1	4	12	3
RR A	03	1	1	4	12	3
RRC A	13	1	1	4	12	3
SETB C	D3	1	1	4	12	3
SETB bit	D2	2	2	8	12	1.5
SWAP A	C4	1	1	4	12	3
SJMP rel	80	2	3	12	24	2
SUBB A, R0	98	1	1	4	12	3

SUBB A, R2	9A	1	1	4	12	3
SUBB A, R3	9B	1	1	4	12	3
SUBB A, R4	9C	1	1	4	12	3
SUBB A, R5	9D	1	1	4	12	3
SUBB A, R6	9E	1	1	4	12	3
SUBB A, R7	9F	1	1	4	12	3
SUBB A, @R0	96	1	1	4	12	3
SUBB A, @R1	97	1	1	4	12	3
SUBB A, direct	95	2	2	8	12	1.5
SUBB A, #data	94	2	2	8	12	1.5
XCH A, R0	C8	1	1	4	12	3
XCH A, R1	C9	1	1	4	12	3
XCH A, R2	CA	1	1	4	12	3
XCH A, R3	CB	1	1	4	12	3
XCH A, R4	CC	1	1	4	12	3
XCH A, R5	CD	1	1	4	12	3
XCH A, R6	CE	1	1	4	12	3
XCH A, R7	CF	1	1	4	12	3
XCH A, @R0	C6	1	1	4	12	3
XCH A, @R1	C7	1	1	4	12	3
XCHD A, @R0	D6	1	1	4	12	3
XCHD A, @R1	D7	1	1	4	12	3
XCH A, direct	C5	2	2	8	12	1.5
XRL A, R0	68	1	1	4	12	3
XRL A, R1	69	1	1	4	12	3
XRL A, R2	6A	1	1	4	12	3
XRL A, R3	6B	1	1	4	12	3
XRL A, R4	6C	1	1	4	12	3
XRL A, R5	6D	1	1	4	12	3
XRL A, R6	6E	1	1	4	12	3
XRL A, R7	6F	1	1	4	12	3
XRL A, @R0	66	1	1	4	12	3
XRL A, @R1	67	1	1	4	12	3
XRL A, direct	65	2	2	8	12	1.5
XRL A, #data	64	2	2	8	12	1.5
XRL direct, A	62	2	2	8	12	1.5
XRL direct, #data	63	3	3	12	24	2